专利名称：低压模式且经通道擦写的快闪存储单元及其利记博彩app
技术领域：
本发明涉及一种低压模式且经通道擦写的快闪存储单元及其利记博彩app，主要是借助加入三重井(Triple Well)结构以便于操作时可分别施加同电压到N型基底上的深P型井与N型井，使其可能产生的漏电流降至最低，有效降低擦除操作时的端点电压，降低整体结构所需的电荷泵线路设计的复杂度，进而达到提高操作效率的目的。
快闪存储器(Flash Memory)由于具有电擦写资料的非挥发性存储器功能，所以普遍被使用在如携带型手提电脑或通讯设备等资讯电子产品中。而一般利用通道富勒一诺得亥姆效应(Channel Fowler-Nordheim effect)来操作此快闪存储单元的结构，会因其阵列结构需求越来越密集，进而造成各存储器间的操作相互影响，故利用该效应设计的存储器，其阵列密集度会有一定的限制，而根据台湾专利号87116135所公开的技术内容，“经由通道写入/抹除之快闪存储单元结构制造方法与其操作方法”，便可有效改善这一状况，如
图1所示，为现有经由通道写入/抹除的快闪存储单元截面图；如图所示，其在一P型基底10上形成一N型井(N-Well)12，在该N型井12内分别离子布植有一N型布植区15，为其漏极区，及一P型布植区16，且在N型布植区15下亦离子布植有另一P型布植区17，由于该P型布植区17，布植深度远大于该P型布植区16，故可做为一P型井，且该另一P型布植区17与该P型布植区16相接连；另外，该N型布植区16的另一端亦布值有一N型布植区18，为其源极区，而在该P型布植区16的上方则设有一堆叠闸G。
但根据此现有技术，该快闪存储单元的源极区并不一定要位于漏极区的对侧上，即为独立的源极区，且每一个漏极区极对应一个井，故当密度增加时，不会造成源极与漏极区贯穿到一起的缺点，因此可增加制造的密集度。
但是，在擦除时，若为减轻电荷泵线路的负担，欲使用较低的端点电压，而将原施加到字线的正电压与源极线接地电压改为分别施加到字线与源极线一较小的正电压与负电压，其施加到N型井12的源极线负电压，便会在该N型井12与接地的P型基底10间的PN界面上产生一顺向偏压，并间接造成一漏电流IL进而使该擦除操作失败。
本发明的主要目的在于提供一种低压模式且经通道擦写的快闪存储单元及其利记博彩app，在基底上形成一深P型并及一N型井，即一三重井，在操作时可分别施加同电压到N型基底上的深P型及N型井，使两电压相抵消，避免PN界面顶向导通，减低漏电流。
本发明的次要目的在于提供一种低压模式且经通道擦写的快闪存储单元及其利记博彩app，借助加入三重井(Triple Well)，在操作时可分别施加同电压到N型基底上的深P型井与N型井，有效降低擦除操作时的端点电压，降低整体结构所需的电荷泵线路设计的复杂度，提高操作效率。
本发明的又一目的在于提供一种低压模式且经通道擦写的快闪存储单元及其利记博彩app，借助穿隧氧化层结构的改变，降低写入时所产生的干扰。
本发明的目的是通过如下的技术方案实现的一种低压模式且经通道擦写的快闪存储单元的利记博彩app，在一N型基底内离子布植一深P型井层；在该深P型井层内离子布植一N型井层；在该N型井层表面离子布植一浅P型布植区；在该浅P型布植区上生长一通道氧化层，并沉积一多晶硅层；蚀刻该通道氧化层及该多晶硅层；在该蚀刻後的通道氧化层及多晶硅层上蚀设一氧化膜-氮化硅膜-氧化膜(0NO)层；在该氧化膜-氮化硅膜-氧化膜层上沉积一多晶硅层；蚀刻该通道氧化层上各生长层及沉积层，形成一矩形堆叠层，该矩形堆叠层两侧为裸露的通道氧化层区块；进行氧化，在该矩形堆叠层与该N型井表面间形成一微笑形氧化层；在该矩形堆叠层的一侧离子布植一深P型布植区，并设在该N型井层内；于该N型井层内离子布植一个以上N型布植区，其位于该矩形堆叠层的两侧。
所述的深P型布植区位与该浅P型布植区一侧相接，且该深P型布植区的布植深度大于该浅P型布植区。
所述的N型布植区位于该深P型布植区内。
上述的快闪存储单元的利记博彩app还包括下列步骤沉积一多晶硅层，覆盖在该矩形堆叠层及其两侧；蚀刻位于该矩形堆叠层一侧的多品硅层部分，形成一通道，使该布植有深P型布植区及一N型布植区的N型井层部份裸露；在该多晶砂层的被蚀刻通道接设一金属接片，其与该布植有深P型布植区及N型布植区的一N型井层部份相接。
所述的P型半导体及N型半导体材质可互为更换。
一种低压模式且经通道擦写的快闪存储单元，其包括有一N型基底；一形成在该基底上的深P型井；一形成在该深P型井上、且在该N型井内适当位置布植有一深P型布植区及一浅P型布植区的N型井；一设在该N型井上的堆叠闸极。
该N型井内与堆叠闸之间还包括有一氧化层。
堆叠闸与氧化层间蚀设有微笑型图案。
该N型井内的该深P型布植区内还布植有一N型布植区，其为漏极区。
该N型井内的该深P型布植区的布植深度大于该浅P型布植区。
该N型井内的该深P型布植区与该浅P型布植区的一端设有相连接的部分。
在该N型井内浅P型布植区的另一侧，还设有一N型布植区，其为源极区。
其特征在于该深P型布植区布植的N型布植区与该深P型布植区之间具有电气连接。
该电气连接为一贯穿该深P型布植区布植的N型布植区与该深P型布植区接面的金属接触。
该电气连接为用一金属接触将暴露出的该深P型布植区布植的N型布植区与该深P型布植区的连接。
所述的P型半导体及N型半导体材质可互为更换。
以下结合附图及实施例对本发明作进一步的详细说明图1为现有的经通道擦写的快闪存储单元截面图。
图2为本发明快闪存储单元一较佳实施例的各流程剖视图。
图3为本发明快闪存储单元一较佳实施例的各流程剖视图之一。
图4为本发明快闪存储单元一较佳实施例的各流程剖视图之二。
图5为本发明快闪存储单元一较佳实施例的各流程剖视图之三。
图6为本发明快闪存储单元一较佳实施例的各流程剖视图之四。
图7为本发明快闪存储单元一较佳实施例的各流程剖视图之五。
图8为本发明快闪存储单元一较佳实施例的各流程剖视图之六。
图9为本发明快闪存储单元一较佳实施例的各流程剖视图之七。
图10为本发明快闪存储单元一较佳实施例的各流程剖视图之八。
图11为本发明快闪存储单元一较佳实施例的各流程剖视图之九。
图12为本发明快闪存储单元一较佳实施例的各流程剖视图之十。
图13为本发明快闪存储单元一较佳实施例的各流程剖视图之十一。
图14为本发明快闪存储单元一较佳实施例的擦除操作示意剖视图。
首先，如图2至图13，本发明主要利记博彩app包括有提供一半导体N型基底(N-substrate)20，利用微影蚀刻及场氧化层技术在基底20内的特定区域形成一个以上的场氧化隔离区(Field oxide；FOX)21，并在各场氧化隔离区间21，基底200内离子布植一深P型井(Deep P-Well)层22；利用离子布植技术在基底20的深P型井层22内布植一N型井(N-well)层24；利用离子布植技术在该N型井层24表面上布植一浅P型布植区26；在该N型井表面生长一通道氧化层(Tunnel oxide)31，再在通道氧化层31上堆叠沉积一第一多晶硅层32；利用微影及蚀刻技术制定通道氧化层31及该第一多晶硅层32图案；
在该蚀刻后的通道氧化层31及第一多晶硅层32上沉积一氧化膜-氮化硅膜-氧化膜层33，并蚀刻该层33；在氧化膜-氮化硅膜-氧化膜层33表面上，堆叠沉积一第二多晶硅层35；利用非均向性干蚀刻技术蚀刻N型井层24上第二多晶硅层35、氧化膜-氮化硅膜-氧化膜层33、第一多晶硅层32至露出通道氧化层31为止，即形成一矩形堆叠层30，仅保留横跨于两场氧化隔离区21间的部分通道氧化层31区块，即矩形堆叠层30两侧为裸露的通道氧化层31区块，并利用氧化作用在矩形堆叠层30边缘形成较厚的穿隧氧化层，形成微笑型(Smiling Effect)氧化层部分312；利用离子布植技术，在矩形堆叠层30的左侧N型井层24内布植一深P型布植区27，及矩形堆叠层30的下方N型井层24内布植一浅P型布植区26，且其中深P型布植区27的布植深度大于浅P型布植区26的布植深度；再利用离子布植技术，在矩形堆叠层30的两侧，N型井层内布植两N型布植区25及28，且其中矩形堆叠层30左侧的N型布植区25被布植于该深P型布植区27内；沉积一第三多晶硅层37，覆盖在该矩形堆叠层30及其两侧裸露的通道氧化层31区块；蚀刻位于矩形堆叠层30左侧的绝缘层37部分，使其形成一接触洞(Contacthole)38，使布植有深P型布植区27及一N型布植区25部份裸露，且其中深P型布植区27与N型布植区25，用一金属29做电气连接；最后，进行金属接线，即透过绝缘层37被蚀刻的接触洞38接设一金属接片39到该布植有深P型布植区27及N型布植区25。
如图14所示，为本发明快闪存储单元一较佳实施例的擦除操作示意剖视图，其包括有一N型基底20，在该基底20上形成一深P型井22，而该深P型井22上堆叠形成一N型井24；在该N型井24内布植有一深P型布植区27及一浅P型布植区26，该深P型布植区27与该浅P型布植区26一端相连，而其中该深P型布植区27内还布植有一N型布植区25，与该深P型布植区27做电气连接，为其漏极区，且P型布植区26的一侧也布植有一N型布植区28，为其源极区；深P型布植区27的布植深度大于该浅P型布植区26的布植深度，即该深P型布植区还可作为一P型并使用；而该N型井24上则设有一通道氧化层31，且与堆叠控制栅G，以氧化作用形成一微笑型(Smiling Effect)接面部分，如此便可借助穿透氧化层31结构的改变降低编码操作时产生的编程干扰(Program Disturb)；堆叠控制栅G也包含有控制栅(control gate)及浮置栅(flow gate)。
本发明在低电压条件下操作时，可分别施加相同电压到N型基底20上的深P型井22与N型井24，如源极线电压VSL。及深P型井电压Vdeep P-Well；使其可能产生的漏电流降至最低；如表一所示若实施擦除操作时，即设定源极线电压VSL为-8V，深P型井电压Vdeep P-Well为-8V、字线电压VWL为10V，如此，源极线电压VSL及深P型井电压Vdeep P-Well便会相互抵销，使深P型井22与N型基底20间的PN界面不会产生顺向偏压，达到降低漏电流的目的。表一
上述仅为本发明一较佳实施例，该结构中P型半导体与N型半导体可互换材质，如N-Well/Deep P-Well/N-substrate模式也可为P-Well/DeepN-We/P-substrate。
权利要求
1.一种低压模式且经通道擦写的快闪存储单元的利记博彩app，其特征在于其包括如下步骤a、在一N型基底内离子布植一深P型井层；b、在该深P型井层内离子布植一N型井层；c、在该N型井层表面离子布植一浅P型布植区；d、在该浅P型布植区上生长一通道氧化层，并沉积一多晶硅层；e、蚀刻该通道氧化层及该多晶硅层；f、在该蚀刻後的通道氧化层及多晶硅层上蚀设一氧化膜-氮化硅膜-氧化膜(0NO)层；g、在该氧化膜-氮化硅膜-氧化膜层上沉积一多晶硅层；h、蚀刻该通道氧化层上各生长层及沉积层，形成一矩形堆叠层，该矩形堆叠层两侧为裸露的通道氧化层区块；i、进行氧化，在该矩形堆叠层与该N型井表面间形成一微笑形氧化层；j、在该矩形堆叠层的一侧离子布植一深P型布植区，并设在该N型井层内；k、于该N型井层内离子布植一个以上N型布植区，其位于该矩形堆叠层的两侧。
2.如权利要求1所述的低压模式且经通道擦写的快闪存储单元的利记博彩app，其特征在于所述的深P型布植区位与该浅P型布植区一侧相接，且该深P型布植区的布植深度大于该浅P型布植区。
3.如权利要求1所述的低压模式且经通道擦写的快闪存储单元的利记博彩app，其特征在于所述的N型布植区位于该深P型布植区内。
4.如权利要求1所述的低压模式且经通道擦写的快闪存储单元的利记博彩app，其特征在于它还包括下列步骤1、沉积一多晶硅层，覆盖在该矩形堆叠层及其两侧；m、蚀刻位于该矩形堆叠层一侧的多品硅层部分，形成一通道，使该布植有深P型布植区及一N型布植区的N型井层部份裸露；n、在该多晶砂层的被蚀刻通道接设一金属接片，其与该布植有深P型布植区及N型布植区的一N型井层部份相接。
5.如权利要求1所述的低压模式且经通道擦写的快闪存储单元的利记博彩app，其特征在于所述的P型半导体及N型半导体材质可互为更换。
6.一种低压模式且经通道擦写的快闪存储单元，其特征在于其包括有一N型基底；一形成在该基底上的深P型井；一形成在该深P型井上、且在该N型井内适当位置布植有一深P型布植区及一浅P型布植区的N型井；一设在该N型井上的堆叠闸极。
7.如权利要求6所述的快闪存储单元，其特征在于该N型井内与堆叠闸之间还包括有一氧化层。
8.如权利要求7所述的快闪存储单元，其特征在于堆叠闸与氧化层间蚀设有微笑型图案。
9.如权利要求6所述的快闪存储单元，其特征在于该N型井内的该深P型布植区内还布植有一N型布植区，其为漏极区。
10.如权利要求6所述的快闪存储单元，其特征在于该N型井内的该深P型布植区的布植深度大于该浅P型布植区。
11.如权利要求6所述的快闪存储单元，其特征在于该N型井内的该深P型布植区与该浅P型布植区的一端设有相连接的部分。
12.如权利要求6所述的快闪存储单元，其特征在于在该N型井内浅P型布植区的另一侧，还设有一N型布植区，其为源极区。
13.如权利要求6所述的快闪存储单元，其特征在于该深P型布植区布植的N型布植区与该深P型布植区之间具有电气连接。
14.如权利要求13所述的快闪存储单元，其特征在于该电气连接为一贯穿该深P型布植区布植的N型布植区与该深P型布植区接面的金属接触。
15.如权利要求13所述的快闪存储单元，其特征在于该电气连接为用一金属接触将暴露出的该深P型布植区布植的N型布植区与该深P型布植区的连接。
16.如权利要求6所述的快闪存储单元，其特征在于所述的P型半导体及N型半导体材质可互为更换。
全文摘要
一种低电压模式且经通道擦写的快闪存储单元及其利记博彩app,包括一N型基底,基底上设一深P型井,深P型井上堆叠一N型井;N型井内布植有深P型布植区及浅P型布植区,深P型布植区与浅P型布植区相连,深P型布植区内还布植有N型布植区,与深P型布植区连接,浅P型布植区一侧也布植有N型布植区;该三重井结构在操作时可分别施加同电压到深P型井与N型井,使漏电流降至最低,抵消端点电压,降低线路复杂度,提高操作效率。
文档编号H01L21/8239GK1373507SQ0110911
公开日2002年10月9日 申请日期2001年3月6日 优先权日2001年3月6日
发明者徐清祥, 杨青松 申请人:力旺电子股份有限公司