专利名称：固态成像器件及其制造方法和固态成像系统的利记博彩app
技术领域：
本发明涉及固态成像器件及其制造方法和固态成像系统，特别涉及采用用于视频摄像机、电子摄像机，图像输入摄像机、扫描仪、传真等中的阈值调节系统的MOS图像传感器的固态成像器件及其制造方法和固态成像系统。
由于例如CCD图像传感器、MOS图像传感器等半导体图像传感器非常适于批量生产，所以随着精细图形技术的发展，这种半导体图像传感器可应用于多数图像输入装置。
具体说，由于MOS图像传感器的功耗比CCD图像传感器低、探测元件和外围电路元件可利用相同的CMOS技术制造等优点，所以近年来MOS图像传感器再度引起人们的重视。
就发展趋势而言，本申请的申请人已改善了这种MOS图像传感器，并通过申请与沟道区下具有载流子包(carrier pocket)(高浓度掩埋层)的图像传感器件相关的专利申请(专利申请平10-186453)使得这项专利(登记号为2935492)得到了保护。
在这项专利(登记号为2935492)的发明中，为了抑制发光电荷注入到半导体层的表面缺陷，并由此减少噪声，光电二极管111具有用于发光电荷(这种情况下为空穴)的掩埋结构。更具体说，在p型阱区的表面层形成n型杂质区。该P阱区与光信号检测MOS晶体管的p型基区一起形成，这种n型杂质区与n型漏区一起形成。结果，可以形成在光电二极管111的p型阱区产生的发光电荷会有助于光信号的检测的结构。
同时，在MOS图像传感器中，光谱灵敏特性，尤其是红光灵敏度一般较低。因此，为了进一步拓宽未来MOS图像传感器的应用，希望提高红光灵敏度。此外，希望提高蓝光灵敏度。同时，还希望固态成像器件具有较高集成度。
本发明的目的是提供一种采用MOS图像传感器的固态成像器件及其制造方法和固态成像系统，能够提高红光和蓝光灵敏度，同时保持光信号检测MOS晶体管112的性能。
同时，为了提高红光灵敏度，希望p型衬底11上的n外延层(n型层)12在本申请申请人的专利(登记号为2935492)的结构中形成得较厚。然而，如果n型外延层(n型层)12形成得较厚，必须增大用于放掉载流子的初始化过程的复位电压，于是降低了光信号检测MOS晶体管的性能。换言之，为了提高红光灵敏度，并保持/提高复位效率，需要相矛盾的器件结构，所以它们彼此间不能兼容。
本发明中，在存储期间，在具有上述结构的光电二极管111中，光产生载流子，然后，载流子存储于相反导电类型的高浓度掩埋层(载流子包)25中，这期间，由于所加电压的缘故，耗尽层会从光电二极管111中的一种导电类型的杂质区17和相反导电类型的第一阱区15a间的界面扩展到整个第一阱区15a。另外，耗尽层会从光电二极管111中的相反导电类型的衬底11和一种导电类型的掩埋层32间的界面扩展到第一半导体层12和32。因此，耗尽的第一阱区15a和第一半导体层12和32中的产生的发光电荷会有助于光信号的检测。
换言之，由于第一半导体层12和32的厚度增大，光接收区的厚度相对于如红光等长波长光会有效增大。因此，可以提高红光灵敏度。
相反，在扫除期间(初始化期间)，载流子从高浓度掩模层25和光信号检测MOS晶体管112部分中的第二阱区扫除，这期间，由于所加电压的缘故，耗尽层会从一种导电类型的沟道掺杂层15C和相反导电类型的第二阱区15b之间的界面扩展到第二阱区15b，该耗尽层还从相反导电类型的第六半导体层33和一种导电类型的第三半导体层12间的界面扩展到第二阱区15b下的第三半导体层12。
结果，来自栅极19的电场主要会延伸到耗尽的第二阱区15b和形成于第二阱区15b下的第三半导体层12。
在本发明的情况下，第二阱区15b下的第三半导体层12的厚度小，相反导电类型的高浓度第六半导体层33形成为与衬底11侧上的一种导电类型的第三半导体层12相邻。因此，会限制扫除期间耗尽层从相反导电类型的第六半导体层33和一种导电类型的第三半导体层12间的界面扩展到第六半导体层33，还可以减小从所说界面到第三半导体层12延伸的耗尽层的宽度。即，来自栅极19的电压主要加在第二阱区15b上。
因此，由于会在第二阱区15b中引起适于扫除载流子的突然电位变化，于是加强电场。因此，由低复位电压可以从高浓度掩埋层(载流子包)25和第二阱区15b中有效地扫除所存储的载流子，因而可以提高复位效率。
此外，根据本发明，由于用低浓度漏(LDD)结构作光信号检测MOS晶体管112的结构，可以得到短沟道的光信号检测MOS晶体管112，并因而可以得到较高集成度的固态成像器件。
另外，在形成低浓度漏区117a的同时形成杂质区117。即，由于杂质区117的杂质浓度设置为低，杂质区117可以形成在从表面起的浅位置处。因此，可以以相当高的强度接收具有短波长并在表面附近突然变弱的蓝光。
此外，由于一种导电类型的杂质区17形成于用作光接收区的相反导电类型的第一阱区15a的表面层上，光电二极管111具有用于发光电荷的掩埋结构。
因此，由于可以保持与表面俘获能级相抵的中和态和空穴产生中心，所以由于除发光电荷外的电荷的噪声和暗电流可以保持低。
因此，可以提高蓝光灵敏度，同时保持噪声和暗电流。
另外，在与固态成像器件相同的衬底上形成用于驱动固态成像器件的CMOS电路，并在形成构成CMOS电路并具有LDD结构的MOS晶体管的低浓度漏的同时，形成低浓度杂质区17，此外，在形成具有LDD结构的MOS晶体管的高浓度漏区的同时，形成高浓度接触层。
因此，可以在不增加新制造步骤条件下，在保持噪声和暗电流的同时，提高蓝光灵敏度。
下面给出固态成像器件制造方法中的技术术语与固态成像装置中的技术术语间的对应之处。即，第七半导体层11和31的一部分对应于第一基层，第七半导体层11和31和第二掩埋层33的一部分对应于第二基层(即衬底11和第六半导体层)。第一掩埋层32对应于掩埋层或第五半导体层，第二掩埋层33对应于第六半导体层。一种导电类型的区12对应于一种导电类型的阱区，第一掩埋层32和一种导电类型的区12对应于第一半导体层(即，第五半导体层和一种导电类型的阱区)。第一阱区15a对应于第二半导体层，一种导电类型的区12对应于一种导电类型的第三半导体层(即，一种导电类型的阱区)。第二阱区对应于第四半导体层。
图1是展示根据本发明第一实施例的固态成像器件的单位像素的器件布局的平面图；图2A是沿图1中的线Ⅰ-Ⅰ取的根据本发明第一实施例的固态成像器件的单位像素的器件结构的剖面图；图2B是展示发光空穴存储在载流子包中并在沟道区中诱发电子以产生反型区的饱和态时电位性质的示图；图3是沿图1中的线Ⅱ-Ⅱ取的根据本发明第一实施例的固态成像器件的单位像素中光电二极管结构的剖面图；图4是沿图1中的线Ⅲ-Ⅲ取的根据本发明第一实施例的固态成像器件的单位像素中光信号检测MOS晶体管结构的剖面图；图5是展示沿图2中的线Ⅳ-Ⅳ取的根据本发明第一实施例的固态成像器件的光电二极管部分深度方向的杂质浓度分布和电位分布的曲线图；图6是展示沿图2中的线Ⅴ-Ⅴ取的根据本发明第一实施例的固态成像器件的光信号检测MOS晶体管部分中载流子包上深度方向的杂质浓度分布和电位分布的曲线图；图7是展示根据本发明第一实施例的固态成像器件的光信号检测MOS晶体管的漏电流-漏电压特性的曲线图；图8是展示根据本发明第一实施例的固态成像器件的整个电路结构的示图；图9是图8中的固态成像器件工作时的时序流程图；图10A-10R是展示制造本发明第一实施例的固态成像器件的方法的剖面图；图11是展示根据本发明第二实施例的固态成像器件的单位像素的器件布局的平面图；图12是沿图11中的线Ⅵ-Ⅵ取的根据本发明第二实施例的固态成像器件的单位像素的器件结构的剖面图；图13是沿图11中的线Ⅶ-Ⅶ取的根据本发明第二实施例的固态成像器件的单位像素中光电二极管结构的剖面图；图14是沿图11中的线Ⅷ-Ⅷ取的根据本发明第二实施例的固态成像器件的单位像素中光信号检测MOS晶体管结构的剖面图；图15是展示沿图12中的线Ⅸ-Ⅸ取的根据本发明第二实施例的固态成像器件的光电二极管部分深度方向的杂质浓度分布和电位分布的曲线图；图16A-16E是展示制造根据本发明第二实施例的固态成像器件的方法的剖面图。
图17是展示根据本发明第二实施例的固态成像器件的器件结构的剖面图。
下面结合附图详细介绍本发明的各实施例。
(第一实施例)图1是展示根据本发明第一实施例的固态成像器件的单位像素的器件布局的平面图。
如图1所示，光电二极管111和光信号检测MOS晶体管112在单位像素101中邻近形成。它们具有彼此接触耦合的不同阱区，即，第一阱区(第二半导体层)15a和第二阱区(第四半导体层)15b。光电二极管111部分的第一阱区15a用作能借光辐射产生电荷的电荷产生区的一部分。光信号检测MOS晶体管部分的第二阱区15b用作会因加于该区15b上的电压而改变沟道的阈值电压的栅区。
光电二极管111的杂质区17和光信号检测MOS晶体管112的漏区17a一起形成，以便这些区多半与彼此联系的第一阱区15a和第二阱区15b的表面层重叠。漏区17a形成为包围环形栅极19的外围部分。源区16a形成为被环形栅极19的内缘包围。此外，作为这种MOS图像传感器的一个特征的载流子包(高浓度掩埋层)25形成在栅极19下围绕源区16a的第二阱区15b中，以包围源区16a。
漏区17a通过低阻接触层17b与漏电压(VDD)馈线22连接。栅极19与垂直扫描信号(VSCAN)馈线21相连。源区16a通过低阻接触层16b与垂直输出线20相连。
另外，绝缘膜覆盖上述各元件，除光电二极管111的光接收窗口24外的区域由形成于覆盖绝缘膜上的金属层(光屏蔽层)23屏蔽光。
在上述MOS图像传感器中，检测光信号的器件操作按扫除周期(初始化周期)-存储周期-读周期-扫除周期(初始化周期)-……重复进行。
在扫除周期(初始化周期)，在存储发光电荷(发光载流子)之前，通过消除已读出的发光电荷，清空载流子包25。此外，在读光信号之前，从半导体中去除在表面态俘获的例如空穴、电子等残留电荷或中性受主、施主等等。在源区、漏区和栅极上加高于约+5V一般约为7-8V的电压。
在存储周期，因光辐射而产生载流子，然后，载流子在第一阱区15a和第二阱区15b中漂移，于是存储在载流子包25中。大约+2至3V的电压加在漏区上，可以使MOS晶体管112保持其截止态的低电压加于栅极上。
在读周期，随着源电位的改变读出由于存储在载流子包中发光电荷的缘故导致的光信号检测MOS晶体管的阈值电压的改变。为了使MOS晶体管在其饱和态工作，在漏区上加约+2至3V的电压，在栅极上加约+2至3V的电压。
下面结合以下剖面图介绍根据本发明第一实施例的MOS图像传感器的器件结构。
图2A是沿图1中的线Ⅰ-Ⅰ取的根据本发明第一实施例的固态成像器件的单位像素的器件结构的剖面图。图2B是展示半导体衬底表面的电位性质的示图。
图3是沿图1中的线Ⅱ-Ⅱ取的剖面图。图4是沿图1中的线Ⅲ-Ⅲ取的剖面图。
如图2A所示，通过外延生长p型硅，在杂质浓度高于1×1018cm-3的p型硅衬底11上形成外延层31，其杂质浓度高于1×1015cm-3，其厚度大于3微米。以上构成了相反导电类型的第七半导体层。
在外延层31上形成由光电二极管11和光信号检测MOS晶体管112构成的单位像素。然后，在相邻单位像素101间形成场绝缘膜14和元件隔离层13，从而隔离单位像素101。场绝缘膜14形成于外延层31的表面上，元件隔离层13形成为p型高浓度区，在外延层31上延伸。
下面结合图2A和图3介绍光电二极管111的具体情况。
光电二极管111由掩埋于外延层31中以便与衬底11接触的n型掩埋层(一种导电类型的掩埋层，第一掩埋层)32、形成于n型掩埋层32上的低浓度n型阱层(一种导电类型的区)12、形成于n型阱层12的表面层上的p型第一阱区15a及形成于n型阱层12的表面层上以便其多数区与p型第一阱区15a重叠的n型杂质区17构成。
该光电二极管111的特征在于，在衬底11和n型阱层12之间形成的整个区域上提供具有较高杂质浓度的n型掩埋层32，第一阱区15a下的整个n型层(第一半导体层)12和32形成得较厚。
这种情况的杂质浓度分布示于图5。图5是展示沿图2中的线Ⅳ-Ⅳ取的光电二极管111中心部分深度方向的杂质浓度分布和电位分布的曲线图。横坐标用线性标度表示从半导体衬底的表面算起的深度(微米)，左侧坐标用对数标度表示杂质浓度(cm-3)，右侧坐标用线性标度表示电位(任意单位)。
如图5中的杂质浓度所示，n型掩埋层32的厚度约为1微米，第一阱区15a下的n型层12的厚度约为0.5微米。于是第一阱区15a下的n型层12和32的厚度约为1.5微米。
在存储周期所加电压为约2-3V时，第一阱区15a下的n型层12和32的上述厚度、杂质深度分布、其峰值和峰值位置的深度选择为最佳。第一阱区15a下的n型层12和n型掩埋层32的厚度、杂质浓度分布、峰值和峰值位置的深度设置为使耗尽层可以因主要在载流子的存储周期的所加电压而显著扩展到整个n型层12和13，并可以明显增强红光的接收灵敏度。因此，这些值可以根据第一阱区15a的厚度、杂质浓度分布、其峰值和峰值位置的深度、半导体层中红光衰减特性或载流子的存储周期所加电压值而适当地改变。
在具有上述结构的光电二极管111中，n型杂质区17在上述存储周期与漏电压馈线22相连，被偏置为正电位。此时，耗尽层可以从杂质区17和第一阱区15a间的界面扩展到整个第一阱区15a，从而到达n型层12。相反，耗尽层可以从衬底11和n型掩埋32间的界面扩展到整个n型掩埋层32和上层n型阱层12，从而到达第一阱区15a。
此时的电位分布示于图5。由于光电二极管111部分具上述杂质浓度分布，所以第一阱区15a和n型层12和32具有电位从衬底11侧向表面侧逐渐下降的电位分布。因此，第一阱区15a和n型层12和32中光产生的空穴不会流到衬底11侧，但会驻留在第一阱区15a和n型层12和32中。由于第一阱区15a和n型层12和32与光信号检测MOS晶体管的栅区15b相连，光产生的这些空穴会被有效地用作调节光信号检测MOS晶体管112的阈值电压的电荷。换言之，第一阱区15a和n型层12和32都可以用作光载流子产生区。
以此方式，由于提供了n型掩埋层32，所以光电二极管111的载流子产生区变厚。因此，在光辐射光电二极管111时，这种载流子产生区会用作对例如红光等长波长光具有良好灵敏度的光接收部分，光可以到达光接收部分的深层。
另外，光电二极管111具有用于光产生的空穴的掩埋结构，以些方式，光载流子产生区设置在上述光电二极管111中杂质区17之下。因此，可以减少噪声，同时不影响有许多界面俘获能级的半导体层表面。
下面结合图2A-2B和图4介绍光信号检测MOS晶体管(nMOS)112的情况。
第一实施例的MOS晶体管112具有n+型漏区17a包围环形栅极19的外围的结构。n+型漏区17a与n+型杂质区17一起形成。另外，n+型源区16a形成为被环形栅极19包围。换言之，栅极19通过栅绝缘膜18形成在漏区17a和源区16a之间的第二阱区15b上，形成在栅极19下的第二阱区15b的表面层用作沟道区。
此外，为使沟道区在正常工作电压下保持在其反型态或其耗尽态，在沟道区中掺杂具有适合浓度的n型杂质，形成沟道掺杂层15c。
p+型载流子包(高浓度掩埋层)25形成在沟道区下第二阱区15b中沟道长度方向上的局部区域中，即源区16a的外围区，从而包围源区16a。该p+型载流子包25例如可利用离子注入法形成。载流子包25形成在第二阱区15b中，位置比沟道区深。希望载流子包25应形成不与沟道区重叠。
由于在上述p+载流子包25中，抵抗来自发光电荷的发光空穴的电位降低，所以当高于栅压的电压加于漏区17a上时，发光空穴可以被收集到载流子包25。
发光空穴存储在载流子包25中并且沟道区中诱发电子以形成反型层的状态下的电位示于图2B。光信号检测MOS晶体管112的阈值电压由所存储的电荷改变。因此，光信号的检测可通过检测阈值电压的改变进行。
图6是展示沿图2的线Ⅴ-Ⅴ取的光信号检测MOS晶体管112中载流子包25部分上深度方向的杂质浓度分布和电位分布的曲线图。
横坐标用线性标度表示从半导体衬底表面算起的深度(微米)，左侧坐标用对数标度表示杂质浓度(cm-3)，右侧坐标用线性标度表示电位(任意单位)。
如图6的杂质浓度所示，其特征在于，在衬底11和n型阱层12之间提供高杂质浓度的 p型掩埋层(第二掩埋层)33。换言之，第二阱区15b下的n型层(第三半导体层)与n型阱层13一致，所以该n型层和p型掩埋层33间的界面位于从表面算起深约0.8微米的地方。第二阱区15b下的该n型层的厚度约为0.4微米，小于光电二极管111部分中第一阱区15a下的n型层(第一半导体层)12和32的1.5微米的厚度。
另外，p型掩埋层33的杂质浓度的峰值在约1.1微米深的地方，峰值处的杂质浓度约为5×1016cm-3。
第二阱区15b下n型层12和p型掩埋层33的厚度、杂质浓度分布、峰值、和峰值位置的深度设置为在复位电压设置为7-8V时最佳。n型层12和p型掩埋层33的杂质浓度和深度设置为主要在载流子扫除周期(初始化周期)耗尽层可以扩展到第二阱区15b而不是p型掩埋层33，以集中第二阱区15b中的电场。因此，可以根据第二阱区15b的厚度、区15b中的杂质浓度分布、其峰值和峰值位置的深度或载流子扫除周期(初始化周期)中所加电压(复位电压)值，适当地改变这些值。
这种情况下，载流子包25形成在约0.2微米深的地方，杂质浓度的峰值设置为约1×1017cm-3。载流子包25的厚度、其杂质浓度峰值和其峰值位置的深度设置为在存储周期可以实现在载流子包中充分存储载流子的电位，在载流子包中的载流子存储态可对读周期中的沟道区产生足够的影响。因此，可以根据用作载流子包25的背底的第一阱区15a的杂质浓度分布状态、沟道掺杂层的杂质浓度、存储周期所加电压、读周期所加电压等，适当地改变这些值。
在上述载流子扫除周期，留在第二阱区15b中的载流子被在栅极19、源区16a和漏区17a上加电压产生的电场扫到衬底11侧。这种情况下，由于所加电压的缘故，耗尽层从沟道区中沟道掺杂层15c和第二阱区15b间的界面扩展到第二阱区15b，耗尽层还从p型掩埋层33和n型阱层12间的界面扩展到第二阱区15b下的n型阱层12。
结果，加于栅极19上的电压产生的电场主要分布在第二阱区15b和形成在第二阱区15b下的n型阱层12上。
在本发明的情况下，第二阱区15b下的n型阱层12的厚度较小，高浓度p型掩埋层33形成在衬底11侧上n型阱层12的附近。为此，在扫除周期从p型掩埋层33和n型阱层12间的界面扩展到n型阱层12的耗尽层的厚度变小。
更具体说，如图6所示，来自栅极19的电压主要加在第二阱区15b上。换言之，由于在第二阱区15b中引起突然的电位改变，所以可以将空穴扫到衬底11侧的强电场主要加在第二阱区15b上，存储在载流子包25中和第二阱区15b中的载流子会被低复位电压没有错误地扫除，因而可以提高复位效率。
下面结合图8介绍利用具有上述结构的单位像素的MOS图像传感器的整体结构。图8示出了根据本发明第一实施例的MOS图像传感器的电路结构。
如图8所示，该MOS图像传感器具有两维阵列传感器结构，其中具有上述结构的单位像素按矩阵形式按列方向和行方向排列。
另外，垂直扫描信号(VSCAN)驱动扫描电路102和漏电压(VDD)驱动扫描电路103设置于右侧和左侧，像素区位于两电路之间。
垂直扫描信号馈线21a、21b从垂直扫描信号驱动扫描电路102按行一根一根伸出。垂直扫描信号馈线21a、21b沿行方向与所有单位像素中的MOS晶体管112的栅相连。
另外，漏电压馈线(VDD馈线)22a、22b从漏电压驱动扫描电路103一根一根地按行伸出。每根漏电压馈线22a、22b都沿行方向与所有单位像素101中的光信号检测MOS晶体管112的漏相连。
另外，每列中提供有不同的垂直输出线20a、20b，垂直输出线20a、20b分别与沿列方向排列的所有单位像素101的MOS晶体管的源相连。
此外，每列提供用作不同开关的MOS晶体管105a、105b。垂直输出线20a、20b与MOS晶体管105a、105b的漏(光检测信号输入端)28a、29a一一相连。开关105a、105b的栅(水平扫描信号输入端)28b、29b与水平扫描信号(HSCAN)驱动扫描电路104相连。
另外，开关105a、105b的源(光检测信号输出端)28c、29c通过公共恒流源(负载电路)106与视频输出端107相连。换言之，每个单位像素101中MOS晶体管112的源都与恒流源106相连，从而形成了每个单位像素的源跟随电路。因此，MOS晶体管112的栅和源间的电位差以及本体和源间的电位差由与之相连的恒流源106决定。
通过利用垂直扫描信号(VSCAN)和水平扫描信号(HSCAN)依次驱动单位像素的MOS晶体管112，可以读与入射光量成正比的视频信号(Vout)。
图9示出了使本发明的MOS图像传感器工作的输入/输出信号的时序图。这种情况适用于采用p型阱区15a、15b，和光信号检测晶体管112由nMOS构成的情况。
如上所述，重复器件的这种操作，例如扫除周期(初始化周期)-存储周期-读周期-扫除周期(初始化周期)-……。
下面结合图8和9简单地介绍固态成像器件的一系列连续光信号检测操作。
首先，利用初始化操作，排除留在载流子包25和阱区15a、15b中的电荷。更具体说，通过VDD馈线22a、22b，在光信号检测MOS晶体管112的漏上，通过VSCAN馈线21a、21b，在光信号检测MOS晶体管112的栅上，加约6V的高正电压。此时，由于第二阱区15b下的n型阱层12的厚度小，高浓度p型掩埋层33与衬底11侧的n型阱层12接触，加于栅极19上的电压仅加在第二阱区15b及与其非常靠近的区域。换言之，在第二阱区15b中引起了电位的突然改变，于是将空穴扫除到衬底11侧的强电场主要加于第二阱区15b上。因此，载流子可以被低复位电压准确无误地扫除，因而可以提高复位效率。
然后，在光信号检测MOS晶体管112的栅极19上加低栅压，在漏区17a上加晶体管工作所必需的约2-3V的电压(VDD)。此时，第一阱区15a、n型阱区12和n型掩埋层32都被耗尽，第二阱区15b也被耗尽。于是产生了从漏区17a指向源区16a的电场。
然后，光辐射到光电二极管111上。此时，光电二极管111部分中的载流子产生区总起来说较厚。因此，可以相对于例如红光等可以到达光接收部分深层的长波长光，有效地产生电子-空穴对(发光电荷)。
来自发光电荷的发光空穴在上述电场的作用下注入光信号检测MOS晶体管的栅区，然后存储在载流子包25中。因此，限制了从沟道区延伸到下层栅区15b的耗尽层的宽度，也调节了源区16a附近的电位，由此改变了光信号检测MOS晶体管112的阈值电压。
然后，使MOS晶体管112在其饱和态下工作的约2-3V栅压加于栅极19上，使MOS晶体管112工作的约2-3V电压VDD加于漏区17a上。因此，在载流子包25之上沟道区的一部分中形成弱电场反型区，还在沟道区的其余部分形成强电场。此时，如图7所示，光信号检测MOS晶体管112的漏电流-漏电压特性表现为饱和特性。
然后，恒流源106连接MOS晶体管112的源区16，使恒定电流流动。因此，由于MOS晶体管112构成源跟随电路，在发光空穴作用下源电位改变，跟随MOS晶体管阈值电压的改变，于是输出电压也发生改变。
以此方式，可以拾取正比于光辐射量的视频信号(Vout)。
如上所述，根据本发明的第一实施例，可以实现理想的光电转换机制，在发光空穴在一系列扫除操作(初始化)-存储操作-读操作期间漂移时，在半导体表面上和沟道区中没有噪声源间的相互作用。
另外，由于晶体管可以借累积于载流子包25中的电荷在其饱和态工作，如图7所示，还可以形成源跟随电路，所以可以根据源电位的改变，检测由于发光电荷导致的阈值电压的改变。结果，可以实现具有良好线性的光电转换。
下面结合图10A-10R介绍具有上述结构的固态成像器件的制造方法。
这种情况下，实际电路结构复杂，不同于以下介绍的元件平面设置，图10A-10R中，为方便介绍制造方法，示意性示出了主要元件，以例示如何用一系列制造步骤形成不同器件结构。所说主要元件从用于该电路的所有元件中选取，彼此间具有不同结构。关于所选元件的的类型，从图的左侧看，示出了p-CMOS(互补金属氧化物半导体的p沟道MOS)作为外围电路器件，n-CMOS(CMOS中的n沟道MOS)、增强n-MOS、耗尽n-MOS和VMIS作为光传感器。
首先，如图10A所示，通过在其杂质浓度约为4×1018cm-3的p型硅衬底11上，外延生长杂质浓度为约1×1015cm-3的p型硅，形成厚约3微米的外延层31。衬底11构成第一基层的整体和第二基层的一部分，外延层31构成第二基层的一部分。
然后，如图10B所示，利用LOCOS(硅的局部氧化)在元件隔离区中形成场绝缘膜14。然后，在由元件隔离区包围的元件形成区内形成衬垫绝缘膜51。
然后，形成抗蚀掩模52，该掩模在增强n-MOS和耗尽n-MOS之间的元件隔离区和耗尽n-MOS和VMIS之间的隔离区中分别具有开口部分53a、53b，并具有开口部分53c，扩展到n-CMOS形成区之上。进而通过抗蚀掩模52的开口部分53a、53b、53c和场绝缘膜14离子注入p型杂质。因此，在增强n-MOS和耗尽n-MOS间和耗尽n-MOS和VMIS间的场绝缘层14之下，在外延层31中形成p型元件隔离层13，到达衬底11，还在n-CMOS形成区上扩展的外延层31上形成p型阱层54，到达衬底11。
然后，如图10C所示，形成在VMIS形成区中光电二极管111形成区具有开口部分56的抗蚀掩模(第一掩模)55。进而，通过衬垫绝缘膜51，穿过抗蚀掩模55的开口部分56，深离子注入作为n型杂质的P31+，然后，通过相同的开口部分56，两次浅离子注入作为p型杂质的B11+。因此，如图5所示，形成n型掩埋层(第一掩埋层)32，其峰值位置约为1.5微米，峰值杂质浓度约为1×1017cm-3，从而与衬底11接触，并在n型掩埋层32上，形成p型阱层15a，其峰值位置约为0.3微米，峰杂质浓度约为6×1016cm-3，另一峰位置为约0.55微米，另一峰杂质浓度约为2×1016cm-3。该p型阱层15a用作第一阱区(第二半导体层)，其宽度基本上与n型掩埋层32相同。该n型掩埋层32构成第一半导体层的一部分。
然后，如图10D所示，形成具有开口部分58，以便在VMIS形成区的整个面积上延伸的抗蚀掩模57。进而，通过抗蚀掩模57的开口部分58离子注入n型杂质。因此，形成n型阱层(相反导电类型的区)12，其峰位置约为0.55微米，峰杂质浓度约为3×1016cm-3，以包含整个第一阱区15a，其底端部到达n型掩埋层32。该n型阱层12构成第一半导体层的一部分和整个第三半导体层。
然后，在图10D所示步骤后，可通过去掉衬垫绝缘膜51，然后再氧化半导体衬底表面，形成栅绝缘膜。图10D中，衬垫绝缘膜51和利用再氧化形成的栅绝缘膜由相同的参考数字51表示。这种情况下，栅绝缘膜较好是设置为厚度小于60nm。这是由于如果厚度设置为大于该值，则在利用离子注入形成高浓度掩埋层25时，难以得到陡峭的杂质浓度分布。
然后，如图10E所示，形成抗蚀掩模(第二掩模)60，该掩模在VMIS形成区中光信号检测MOS晶体管112的形成区中具有开口部分61a，并具有开口部分61b，以在整个耗尽n-MOS形成区上延伸。进而，通过抗蚀掩模60的开口部分61a和61b，深离子注入作为p型杂质的B11+，然后利用相同开口部分61a和61b浅离子注入作为p型杂质的B11+。此外，可以通过相同开口61a和61b，浅离子注入作为n型杂质的As+。
因此，在耗尽n-MOS形成区中形成p型掩模层62、p型阱层63和沟道掺杂层64。相反，如图6所示，在VMIS形成区中形成峰位置约为1.2微米、峰浓度约为5×1016cm-3的p型掩埋层(第二掩埋层)33，峰位置约为0.1微米和峰杂质深度约为1.2×1017cm-3的第二阱区15b和表面浓度约为2×1017cm-3的n型沟道掺杂层15c。p型掩模层33构成第二基层的一部分。
然后，如图10F所示，形成在整个p-CMOS形成区、n-CMOS形成区和增强n-MOS形成区之上具有开口部分66的抗蚀掩模65。进而，通过抗蚀掩模65的开口部分66浅离子注入p型杂质。因此，形成p型沟道掺杂层67a-67c。
然后，如图10G所示，形成在p-CMOS形成区具有开口部分69的抗蚀掩模68。然后，通过抗蚀掩模68的开口部分69，离子注入n型杂质，形成n型阱层70。
然后，如图10H所示，形成抗蚀掩模(第三掩模)71，该抗蚀掩模在VMIS形成区内，在用作光信号检测MOS晶体管的载流子包(高深度掩埋层)25的区域中具有开口部分72。进而，通过抗蚀掩模71的开口部分72，离子注入作为p型杂质的B11+。因此，如图6所示，在沟道掺杂层15c下面，在第二阱区15b中形成p+型高浓度掩埋层25，其峰位置约为0.2微米，峰杂质浓度约为1×1017cm-3。
然后，如图10I所示，形成具有遍及整个p-CMOS形成区、n-CMOS形成区、增强n-MOS形成区和耗尽n-MOS形成区的开口74的抗蚀掩模73。进而，通过抗蚀掩模73的开口部分74，去掉栅氧化膜51，留下VMIS形成区中的原始栅氧化膜51。
然后，如图10J所示，去掉抗蚀掩模73后，热氧化半导体衬底表面。因此，在p-CMOS形成区、n-CMOS形成区、增强n-MOS形成区和耗尽n-MOS形成区形成薄栅氧化膜75a-75d，并在VMIS形成区的表面上形成厚栅绝缘膜18，是由于新氧化膜的厚度进一步增加到在先前步骤中留下的氧化膜的厚度上。于是，通过增大VMIS形成区中栅绝缘膜18的厚度，可以减小栅电容，所以可以提高存储在高浓度掩埋层中的发光电荷的检测灵敏度，进而提高光信号检测灵敏度。
然后，如图10K所示，在整个表面上形成多晶硅膜76。
然后，如图10L所示，通过构图多晶硅膜76，在各MOS形成区上形成栅极76a-76e。
然后，如图10M所示，形成遍及整个p-CMOS形成区的开口部分78的抗蚀掩模77。然后，利用栅极76e作掩模，通过抗蚀掩模77的开口78，离子注入p型杂质。因此，在有76e的两侧上，在n型阱层70中形成源/漏区79a和79b。
然后，如图10N所示，形成具有遍及n-CMOS形成区、增强n-MOS形成区、耗尽n-MOS形成区和VMIS形成区的开口部分81的抗蚀掩模80。然后，利用栅极76b-76d、19作掩模，通过抗蚀掩模80的开口部分81，离子注入n型杂质。因此，在各形成区的栅极76b-76d的两侧边上形成源/漏区82a和82b、82c和82d、83e和82f、16a和17a。
然后，如图10O所示，去掉抗蚀掩模80，然后利用CVD(化学汽相淀积)法等形成绝缘膜。进而，利用各向异性腐蚀，在栅极76a-76e、19的侧面上形成侧壁83。
然后，如图10P所示，形成在p-CMOS形成区具有开口部分85的抗蚀掩模84。进而，利用栅极76e和侧壁79作掩模，通过抗蚀掩模84的开口部分85，离子注入p型杂质。因此，在源/漏区79a和79b上分别形成接触层86a和86b。
然后，如图10Q所示，形成抗蚀掩模87，该掩模具有遍及整个n-CMOS形成区、增强n-MOS形成区、耗尽n-MOS形成区和VMIS形成区的开口部分88，并在VMIS形成区的光信号检测MOS晶体管112部分和光电二极管111部分中具有开口部分8。然后，通过抗蚀掩模87的开口部分88，离子注入N杂质。因此，在各形成区中，在源/漏区82a和82b、82c和82d、82e和82f、 16a和17a上形成接触层89a和89b、89c和89d、89e和89f、16b和17b。
然后，如图10R所示，在去掉抗蚀掩模87后，形成第一层间绝缘膜90。然后，在第一层间绝缘膜90上，形成与各MOS形成区中的源/漏区82a和82b、82c和82d、82e和82f、16a和17a连接的下面的源漏极或布线层91a和91b、91c和91d、91e和91f、91g和91h、20和22，形成与VMIS形成区中的栅极19连接的栅布线层21。
进而，在形成第二层间绝缘膜92后，在第二层间绝缘膜92上，形成与各MOS形成区中的下面的源/漏极或布线层91a和91b、91c和91d、91e和91f及91g和91h、20连接的上层源/漏极或布线层91a和91b、91c和91d、91e和91f及91g和91h、20。
进而，在形成第三层间绝缘层93后，在该层间绝缘膜93上，形成在光电二极管111部分具有开口部分(光接收窗)24的光屏蔽膜23。然后，形成覆盖整个器件表面的覆盖绝缘膜94，从而可以完成固态成像器件。
如上所述，根据本发明的第一实施例，由于单位像素101由光电二极管111和MOS晶体管112构成，像素部分可利用CMOS技术制造。因此，上述像素部分和例如驱动扫描电路102-104、恒流源106等外围电路都形成在同一半导体衬底上。
结果，可以简化制造步骤，并可以通过电路部分的集成减小固态成像器件的尺寸。
如上所述，尽管根据第一实施例详细介绍了本发明，但本发明的范围不限于第一实施例中具体介绍的例子。因此，上述第一实施例的改变可以包含在本发明的范围内，而不脱离本发明的要点。
例如，第一阱区15a和第二阱区15b分别形成，但它们可以一次一起形成。
另外，p型外延层31形成于p型衬底11上，但也可以在p型衬底11上形成n型外延层。这种情况下，与上述实施例类似，第一阱区15a下的n型层(第一半导体层)形成得厚，但第二阱区15b下的n型层(第三半导体层)形成得较薄。
此外，尽管采用p型衬底11，但也可以采用n型衬底。这种情况下，将存储在载流子包25中的发光载流子是发光空穴和电子中的电子。所以，为了实现与上述实施例类似的优点，在第一实施例中介绍的各层和各区的导电类型应反过来。
另外，n型掩埋层(第一掩模层)32的杂质浓度和厚度可以设置为使耗尽层由于存储周期中加于杂质区17和衬底11间的电压可以从衬底11和n型掩埋层32间界面扩展到整个n型掩埋层32的浓度和厚度。
另外，p型掩埋层(第二掩埋层)33的杂质浓度和厚度可以设置为使耗尽层由于载流子扫除周期中加于栅极19和衬底11间的电压可以从p型掩埋层33和n型阱层12主要扩展到n型阱层12的浓度和厚度，但耗尽层几乎不扩展到p型掩埋层。
固态成像器件的上述实施例中所示的步骤顺序仅是代表性实例。如果可以导出与利用上述制造方法得到的希望器件结构等同的器件结构，则可适当地改变上述实施例的步骤顺序。
如上所述，根据本发明，光电二极管和光信号检测MOS晶体管邻近形成，光电二极管部分的第一阱区(第二半导体层)下的第一半导体层的厚度大于光信号检测MOS晶体管部分的第二阱区(第四半导体层)下的第三半导体层的厚度。
在光电二极管部分，由于第一阱区下的第一半导体层厚度增大，在载流子存储周期，光接收区可相对于例如红光等长波长光有效地延伸。因此，可以提高红光灵敏度。
相反，在光信号检测MOS晶体管部分，由于第二阱区下的第三半导体层的厚度减小，高浓度第二掩埋层在衬底侧上与第三半导体层相邻，所以在载流子扫除周期，从栅极加的电压不会加到第二半导体层，而主要加于第二阱区。结果，由于强电场加于第二阱区，所以可以利用低复位电压，从高浓度掩埋层(载流子包)和第二阱区有效地扫除所存储的载流子，所以可以提高复位效率。
(第二实施例)下面介绍本发明第二实施例的MOS图像传感器的单位像素中器件的平面布局和剖面结构。
图11示出了单位像素中的器件的平面布局。这种情况下，特征在于杂质区117、漏区117a、117b和源区116a、116b。然而，由于平面设置与第一实施例中图1类似，将省略其介绍。
然后，将结合图12、13和14的剖面图，介绍本发明第二实施例的MOS图像传感器的器件结构。
图12是沿图11中的线Ⅵ-Ⅵ取的展示第二实施例的MOS图像传感器的器件结构的剖面图。由于沿半导体衬底表面的电位特性与图2B中的类似，所以可以参考该电位性质。
图13是沿图11中的线Ⅶ-Ⅶ取的剖面图，图14是沿图11中的线Ⅷ-Ⅷ取的剖面图。
与第一实施例的不同在于光信号检测MOS晶体管112具有低浓度漏结构(LDD结构)。
另外，另一不同在于，光电二极管111的杂质区117具有基本与低浓度漏区117a相同的杂质浓度，该区通过使光信号检测MOS晶体管112的低浓度区117a延伸形成。
即，杂质区117和低浓度漏区117a一起形成，因而它们多半与相互连接的第一阱区15a和第二阱区15b的表面层重叠。
另外，高浓度漏区即低阻接触层117b形成在杂质区117和低浓度漏区117a的外围，因而，它可以与低浓度漏区117a连接，同时避免光接收部分。杂质区117和低浓度漏区117a的深度形成得比接触层117b浅。
另外，形成在外围部分的n型低浓度源区116a和在中心部分作为与源区116a连接的接触层的高浓度源层116b，使它们被环形栅极19包围。
换言之，栅极19下的第二阱区15b的表面层用作沟道区。与第一实施例类似，为了使沟道区在正常工作电压下保持其反型态或其耗尽态，通过以合适浓度在沟道区中引入n型杂质，形成沟道掺杂层15c。
在图11-14中，与图1、图2A、图3和图4中相同的标记表示的元件与图1、图2A、图3和图4中的元件相同。
图15示出了光电二极管111部分的杂质浓度分布。图15是沿展示图12中的线Ⅸ-Ⅸ在深度方向光电二极管111中心部分的杂质浓度分布和电位分布的曲线图。横坐标用线性标度表示离半导体衬底表面的深度(微米)，左侧的坐标用对数标度表示杂质浓度(cm-3)，右侧坐标用线性标度表示电位(任意单位)。
如图15的杂质浓度分布所示，杂质区117的厚度从表面算起约为200nm，杂质区117的杂质浓度的峰值在约小于50nm的深度处，峰值位置处的杂质浓度约为3×1018cm-3。
n型掩埋层32的厚度约为1微米，第一阱区15a下的n型层12的厚度约为0.5微米。于是，光电二极管111的第一阱区15a之下n型层12和32之上的总厚度约为1.5微米。上述杂质区117的杂质浓度峰值位置和峰值处的杂质浓度可以适当的改变。
在具有上述结构的光电二极管111中，由于通过将杂质区117的杂质浓度设置为低浓度，可以使杂质区117的深度形成得较浅，甚至可以以相当高的强度接收具有短波长并在表面附近突然衰减的蓝光。
由于用低浓度漏(LDD)结构作光信号检测MOS晶体管112的结构，所以可以得到短沟道光信号检测MOS晶体管112，并且可以提高固态成像器件的集成度。
图12中，沿穿过光信号检测MOS晶体管112部分的载流子包25的线Ⅹ-Ⅹ的杂质浓度分布与图6的基本类似，不再进行介绍。
此外，由于含有上述固态成像器件的固态成像系统具有与第一实施例类似的结构，并可以像第一实施例中一样被驱动，也不再对此进行介绍。
然后，结合图16A-16E介绍制造具有上述结构的固态成像器件的方法。
图16A是展示形成栅极19的状态的剖面图。图16A中，标记11表示杂质浓度约为4×1018cm-3的p型硅衬底。在p型硅衬底11上，外延生长杂质浓度为1×1015cm-3的p型硅，由此形成厚约3微米的外延层。衬底11构成第一基层的整体和第二基层的一部分，外延层31构成第二基层的一部分。光电二极管111形成于元件形成区的右侧上，光信号检测MOS晶体管112形成于左侧上，与光电二极管111相邻。
在外延层31的表面上，形成n型阱层(一种导电类型)12，其峰值位置约为0.55微米，峰值浓度约3×1016cm-3。n型阱层12构成第一半导体层的一部分和第三半导体层的全部。
在光电二极管111部分，形成n型掩埋层(第一掩埋层)32，其峰值位置约为1.5微米，其峰值浓度约1×1017cm-3，使之与衬底11和n型阱层12接触。在上层n型阱层12中，形成p型第一阱层(第二半导体层)15a，其峰值位置约为0.3微米，峰值浓度约6×1016cm-3，其另一峰值位置约为0.55微米，峰值浓度约2×1016cm-3，使之具有与n型掩埋层32相同的宽度。n型掩埋层(第一掩埋层)32和第一阱15a通过第一掩模由离子注入形成。这种情况下，n型掩埋层32构成第一半导体层的一部分。
另外，如图6所示，在光信号检测MOS晶体管112部分中，形成p型掩埋层(第二掩埋层)33，其峰值位置约为1.2微米，其峰值浓度约5×1016cm-3，使之与n型阱12接触。在上层n型阱层12中，形成第二阱区15b，其峰值位置约为0.1微米，其峰值浓度约1.2×1017cm-3。p型掩埋层(第二掩埋层)33和第二阱区15b都通过第二掩模由离子注入形成。这种情况下，p型掩埋层33构成第二半导体层的一部分。
在第二阱区15b的表面层上，形成n型沟道掺杂层15c，表面浓度为2×1017cm-3，以便与高浓度掩埋层25接触。
另外，如图6所示，在沟道掺杂层15c之下，在第二阱区15中，形成p+高浓度掩埋层25，峰值位置约为0.2微米，其峰值浓度约1×1017cm-3。高浓度掩埋层25通过第三掩模由离子注入形成。
这种条件下，如图16B所示，首先，利用栅极19作掩模，通过栅绝缘膜18，离子注入n型杂质，形成低浓度漏结构。因此，在栅极19两侧形成低浓度源/漏区116a和117a。
然后，如图16C所示，利用CVD(化学汽相淀积)法等形成绝缘膜。然后，利用各向异性腐蚀，在栅极19的侧表面上形成绝缘膜构成的侧壁。
然后，如图16D所示，形成覆盖光电二极管111的光接收部分的抗蚀掩模35。此后，利用栅极19、侧壁34和抗蚀掩模35作掩模，离子注入n型杂质。因此，在源区116a的中心部分和漏区117a的外围部分形成高浓度源区116b和漏区117b，作接触层。此时，n型高浓度源/漏区同时形成于图16F所示外围电路的n-CMOS的栅极两侧和其n型低浓度源/漏区的外部。
然后，如图16E所示，去掉抗蚀掩模35后，形成第一层间绝缘膜(未示出)。然后，在第一层间绝缘膜上，形成与MOS形成区中的源/漏区116b和117连接的底层源/漏极或布线层和与栅极19连接的栅布线层21。
然后，在形成第二层间绝缘膜(未示出)后，在第二层间绝缘膜上，形成与MOS形成区中底层源/漏极或布线层22连接的上层源/漏极或布线层20。
然后，在形成第三层间绝缘膜(未示出)后，在第三层间绝缘膜上，形成在光电二极管111部分具有开口部分(光接收窗口)24的光屏蔽膜23。此后，形成覆盖绝缘膜(未示出)，覆盖器件的整个表面，从而完成固态成像器件。
如上所述，根据本发明第二实施例，由于单位像素101由光电二极管111和MOS晶体管112构成，像素部分可利用MOS技术制造。因此，所有上述像素部分和例如驱动扫描电路102-104、恒流源等外围电路制造于同一半导体衬底上。
结果，简化了制造步骤，还由于电路部分的集成减小了固态成像器件的尺寸。可以列出视频摄像机、数字静态摄像机、图像输入摄像机、扫描仪、传真机等。
下面介绍本发明第二实施例的另一固态成像器件。图17是展示本发明第二实施例的另一固态成像器件的剖面图，由与图12中相同的参考符号表面的元件表示与图12相同的元件，所以不再进行介绍。
在根据第二实施例的另一固态成像器件的结构中，如图17所示，与图12的不同在于，在p型衬底11上不形成p型外延层31，而是形成等效于图12中的一种导电类型区12的n型外延层12。此外，第一阱区15a和第二阱区15b形成于n型外延层12中。另外，图17中，不提供图12中形成于p型外延层31中的n型掩埋层32和p型掩模层33。
在该固态成像器件中，光电二极管111的杂质区117和光信号检测MOS晶体管112的低浓度漏区117a一起形成，所以杂质区117具有基本与低浓度漏区117a相同的杂质浓度。结果，由于杂质区117可形成在从表面算起较浅的位置，以类似于图12情况下的优点，可以提高蓝光灵敏度。
如上所述，结合第二实施例具体介绍了本发明。然而，本发明的范围不限于在上述第二实施例中具体介绍的实例，于是上述实施例改进可以包括在本发明的范围内，而不脱离本发明思想。
例如，如图15和6所示，在上述介绍中，外延层31的厚度设置为约3微米，但这种厚度不限于此，可以适当改变，以得到需要的特性。
另外，杂质区17、117的杂质浓度的峰值和峰值位置的杂质浓度也可以适当地改变，以便根据外延层31及其它区和层的厚度和杂质浓度设计的改变，优化蓝光灵敏度。
此外，分别形成具有不同深度的第一阱区15a和第二阱区15b。但可以一次形成这些区，使它们具有相同深度。
另外，采用p型衬底11，但也可以采用n型衬底。这种情况下，累积于载流子包25中的载流子是电子和空穴中的电子。因此，为了实现与上述实施例类似的优点，可以将上述各实施例中的各层和各区的所有导电类型反过来。
另外，上述实施例中介绍的固态成像器件制造方法的步骤顺序仅是例示实例。上述实施例中介绍的制造方法的步骤顺序也可以在可以形成与利用上述制造方法得到的希望器件结构相同的器件结构的范围内适当改变。
如上所述，根据本发明，用于光信号检测的绝缘栅场效应晶体管(MOS晶体管)具有低浓度漏区，这种低浓度漏区延伸形成光接收二极管部分的杂质区。换言之，光接收二极管部分的杂质区与低浓度漏区一起形成，所以可以降低该杂质区的杂质浓度。
因此，由于该杂质区的浓度可以形成得更浅，甚至可以以相当高强度接收具有短波长且在表面附近突然衰减的蓝光。
此外，由于光接收二极管111具有用于发光电荷的掩埋结构，可以保持利用除发光电荷外的电荷产生的噪声和暗电流低。
结果，可以提高蓝光灵敏度，同时保持噪声和暗电流低。
另外，用于驱动固态成像器件的CMOS电路形成于与固态成像器件相同的衬底上，在形成构成CMOS电路且具有LDD结构的MOS晶体管的低浓度漏区的同时，形成低浓度杂质区17、117，另外，在形成具有LDD结构的相同MOS晶体管的高浓度漏区的同时，形成高浓度接触层。
因此，可以在不新增加制造步骤的条件下，提高蓝光灵敏度，同时保持噪声和暗电流。
权利要求
1．一种固态成像器件，包括形成于一种导电类型的第一半导体层中的相反导电类型的第二半导体层中的光电二极管，及形成于一种导电类型的第三半导体层中相反导电类型的第四半导体层中、与光电二极管相邻的光信号检测绝缘栅场效应晶体管；其中光电二极管的一部分包括在第二半导体层的表面层上的一种导电类型的杂质区，绝缘栅场效应晶体管的一部分包括在第四半导体层的表面层上的一种导电类型的源区和漏区，源区和漏区间的沟道区，在沟道区下第四半导体层中源区附近的相反导电类型的高浓度掩埋层，和通过栅绝缘膜形成于沟道区之上的栅极，所说杂质区与漏区连接，第一半导体层与第三半导体层连接，第二半导体层与第四半导体层连接，及在深度方向，第二半导体层下的第一半导体层的一部分比第四半导体层下第三半导体层的一部分厚。
2．根据权利要求1的固态成像器件，其中第一半导体层形成于相反导电类型的第一基层上，第三半导体层形成于与第一基层连接的相反导电类型的第二基层上。
3．根据权利要求2的固态成像器件，其中第一基层由相反导电类型的半导体构成的衬底形成，第一半导体层由第五半导体层构成，第五半导体层上含有一种导电类型的掩埋层和一种导电类型的阱区，及第二基层由相反导电类型的半导体构成的衬底形成，第六半导体层含有衬底上的一种导电类型的掩埋层，第三半导体层由一种导电类型的阱区形成。
4．根据权利要求1的固态成像器件，其中高浓度掩埋层形成在从漏区延伸到源区的沟道长度方向上源区侧上的部分区域中。
5．根据权利要求1的固态成像器件，其中高浓度掩埋层形成为在沟道宽度方向上延伸。
6．根据权利要求1的固态成像器件，其中绝缘栅场效应晶体管的栅极具有环形，源区形成于第四半导体层的表面层上，被栅极包围，漏区形成于第四半导体层的表面层上来包围栅极。
7．根据权利要求1的固态成像器件，其中绝缘栅场效应晶体管的栅极及其外围区对光屏蔽。
8．根据权利要求1的固态成像器件，其中负载电路与绝缘栅场效应晶体管的源区连接，以形成源跟随电路。
9．根据权利要求8的固态成像器件，其中源跟随电路的源输出与视频信号输出端连接。
10．一种制造固态成像器件的方法，包括以下步骤利用第一掩模，在第七半导体层中引入一种导电类型的杂质，从而在相反导电类型的第七半导体层的内部形成一种导电类型的第一掩埋层；利用第一掩模，在第七半导体层中引入相反导电类型的杂质，从而在第七半导体层的表面层上和第一掩埋层之上，形成相反导电类型的第一阱区；在第七半导体层的表面层中引入一种导电类型的杂质，从而形成与第一掩埋层连接且含有第一阱区的一种导电型的区；利用第二掩模，在第七半导体层内引入相反导电类型的杂质，从而在一种导电型的区下，形成相反导电类型的第二掩埋层，该层具有比第七半导体层高的杂质浓度；利用第二掩模，在一种导电类型的区的表面层上和第二掩埋层之上，引入相反导电类型的杂质，从而形成与第一阱区连接的相反导电类型的第二阱区；利用第二掩模，在第二阱区的表面层上，引入一种导电类型的杂质，从而形成一种导电类型的沟道掺杂层；利用第三掩模，在第二阱区内引入相反导电类型的杂质，从而在沟道掺杂层下，在第二阱区内部，形成相反导电类型的高浓度掩埋层，该层具有比第二阱区高的杂质浓度；利用热氧化，在第七半导体层上形成栅绝缘膜；在栅绝缘膜上形成栅极，覆盖高浓度掩埋层，并使高浓度掩埋层靠近源区侧；及在栅极的两侧上，在第二阱区的表面层上，形成一种导电类型的源区和漏区，并在第一阱区的表面层上形成杂质区。
11．根据权利要求1的制造固态成像器件方法，其中栅极具有环形，源区形成于被栅极包围的第二阱区的表面层，漏区形成在第二阱区的表面层上，包围栅极。
12．一种固态成像器件，包括形成于一种导电类型的第一半导体层中的相反导电类型的第二半导体层中的光电二极管，及形成于一种导电类型的第三半导体层中相反导电类型的第四半导体层中、与光电二极管相邻的光信号检测绝缘栅场效应晶体管；其中光电二极管的一部分包括在第二半导体层的表面层上的一种导电类型的杂质区，绝缘栅场效应晶体管的一部分包括在第四半导体层的表面层上的一种导电类型的源区和漏区，源区和漏区间的沟道区，通过栅绝缘膜在沟道区上的栅极，及在沟道区下源区附近第四半导体层中的相反导电类型的高浓度掩埋层，第一半导体层与第三半导体层连接，第二半导体层与第四半导体层连接，绝缘栅场效应晶体管的一部分具有低浓度漏(LDD)结构，低浓度漏区延伸形成杂质浓度与低浓度漏区基本相同的杂质区。
13．根据权利要求12的固态成像器件，其中第一半导体层形成于相反导电类型的第一基层上，第三半导体层形成于与第一基层连接的相反导电类型的第二基层上。
14．根据权利要求13的固态成像器件，其中第一基层由相反导电类型的半导体构成的衬底形成，第一半导体层由第五半导体层构成，第五半导体层上含有一种导电类型的掩埋层和一种导电类型的阱区，及第二基层由相反导电类型的半导体构成的衬底形成，第六半导体层在衬底上含有相反导电类型的掩埋层，第三半导体层由一种导电类型的阱区形成。
15．根据权利要求12的固态成像器件，其中高浓度掩埋层形成在从漏区延伸到源区的沟道长度方向上源区一侧上的部分区域中。
16．根据权利要求12的固态成像器件，其中高浓度掩埋层形成为在沟道宽度方向上延伸。
17．根据权利要求12的固态成像器件，其中绝缘栅场效应晶体管的栅极具有环形，源区形成于第四半导体层的表面层上，被栅极包围，漏区形成于第四半导体层的表面层上来包围栅极。
18．根据权利要求12的固态成像器件，其中绝缘栅场效应晶体管的栅极及其外围区对光屏蔽。
19．根据权利要求12的固态成像器件，其中负载电路与绝缘栅场效应晶体管的源区连接，以形成源跟随电路。
20．根据权利要求19的固态成像器件，其中源跟随电路的源输出与视频信号输出端连接。
21．一种制造固态成像器件的方法，包括以下步骤利用第一掩模，在第七半导体层中引入一种导电类型的杂质，从而在相反导电类型的第七半导体层的内部形成一种导电类型的第一掩埋层；利用第一掩模，在第七半导体层中引入相反导电类型的杂质，在第七半导体层的表面层上和第一掩埋层之上，形成相反导电类型的第一阱区；在第七半导体层的表面层中引入一种导电类型的杂质，从而形成与第一掩埋层连接且含有第一阱区的一种导电型的区；利用第二掩模，在第七半导体层内引入相反导电类型的杂质，从而在一种导电型的区下，形成相反导电类型的第二掩埋层，该层具有比第七半导体层高的杂质浓度；利用第二掩模，在一种导电类型的区的表面层上和第二掩埋层之上，引入相反导电类型的杂质，从而形成与第一阱区连接的相反导电类型的第二阱区；利用第二掩模，在第二阱区的表面层上，引入一种导电类型的杂质，从而形成一种导电类型的沟道掺杂层；利用第三掩模，在第二阱区内引入相反导电类型的杂质，从而在沟道掺杂层下，在第二阱区内，形成相反导电类型的高浓度掩埋层，该层具有比第二阱区高的杂质浓度；利用热氧化，在第七半导体层上形成栅绝缘膜；在栅绝缘膜上形成栅极，覆盖高浓度掩埋层，并使高浓度掩埋层靠近源区侧；在第七半导体层的表面层上引入一种导电类型的杂质，在栅极两侧上，在第二阱区的表面层上形成一种导电类型的源区和漏区的同时，在第一阱区的表面层上形成一种导电类型的杂质区；在栅极的侧面上形成侧壁；形成抗蚀膜，覆盖用作光接收部分的一部分杂质区，然后，利用栅极、侧壁和抗蚀膜作掩模，引入一种导电类型的杂质，形成与漏区接触并具有高于漏区浓度的接触层。
22．根据权利要求21的制造固态成像器件的方法，其中在相同平面位置，分别以不同深度，利用第一掩模，形成第一掩埋层和第一阱区，在相同平面位置，分别以不同深度，利用第二掩模，形成第二掩埋层、第二阱区和沟道掺杂层。
23．根据权利要求21的制造固态成像器件的方法，其中构成用于驱动固态成像器件的CMOS电路、并具有低浓度漏(LDD)结构的MOS晶体管，形成于与固态成像器件相同的衬底上，所说漏区在形成CMOS电路中的MOS晶体管的低浓度漏区的同时形成。
24．根据权利要求21的制造固态成像器件方法，其中构成用于驱动固态成像器件的CMOS电路、并具有低浓度漏(LDD)结构的MOS晶体管，形成于与固态成像器件相同的衬底上，所说接触层在形成CMOS电路中的MOS晶体管的高浓度漏区的同时形成。
25．根据权利要求21的制造固态成像器件方法，其中栅极具有环形，源区形成于被栅极包围的第二阱区的表面层上，漏区形成在第二阱区的表面层上，包围栅极。
26．一种制造固态成像器件的方法，包括以下步骤在半导体衬底的表面层的一种导电类型的区中引入相反导电类型的杂质，从而在一种导电类型的区的表面层上形成相反导电类型的第一阱区；在一种导电类型的区的表面层中引入相反导电类型的杂质，形成与第一阱区连接的相反导电类型的第二阱区；在第二阱区的表面层中引入一种导电类型的杂质，形成一种导电类型的沟道掺杂层；在第二阱区内引入相反导电类型的杂质，在沟道掺杂层之下的第二阱区内，形成相反导电类型的高浓度掩埋层，该层的杂质浓度高于第二阱区；热氧化半导体衬底的表面，形成栅绝缘膜；在栅绝缘膜上形成栅极，覆盖高浓度掩埋层，并使高浓度掩埋层接近源区侧；在半导体衬底的表面中引入一种导电类型的杂质，在栅极的两侧上的第二阱区的表面层上，形成一种导电类型的源/漏区，同时在第一阱区的表面层上，形成一种导电类型的杂质区；及形成抗蚀膜，覆盖用作光接收部分的杂质区的一部分，然后，利用栅极和抗蚀膜作掩模，引入一种导电类型的杂质，形成与漏区接触、并具有高于漏区的杂质浓度的高浓度接触层。
27．根据权利要求26的制造固态成像器件方法，其中在同一平面位置，分别以不同深度，利用同一掩模，形成第二阱层和沟道掺杂层。
28．根据权利要求26的制造固态成像器件方法，其中栅极具有环形，源区形成于被栅极包围的第二阱区的表面层上，漏区形成在第二阱区的表面层上，包围栅极。
29．一种具有权利要求12-20中任一项记载的固态成像器件的固态成像系统。
全文摘要
提供一种采用MOS图像传感器的固态成像器件,包括形成于一种导电类型的第一半导体层12和32中的相反导电类型的第二半导体层15a中的光电二极管,及形成于一种导电类型的第三半导体层12中相反导电类型的第四半导体层15b中、与光电二极管相邻的光信号检测绝缘栅场效应晶体管,其中在第四半导体层15b中提供载流子包25,第二半导体层15a下第一半导体层12、32的部分在深度方向比第四半导体层15b下的第三半导体层12的部分厚。
文档编号H01L31/103GK1308377SQ0013446
公开日2001年8月15日 申请日期2000年12月1日 优先权日1999年12月1日
发明者三井田高 申请人:伊诺太科株式会社