一种抗噪声的延迟计数器的制造方法
【技术领域】
[0001]本实用新型涉及半导体DRAM存储器设计领域，具体涉及一种抗噪声的延迟计数器。
【背景技术】
[0002]计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。人们对速度要求越来越快，存储器的时钟就越来越小。所以噪声对产品性能的影响越来越大。
[0003]存储器的延迟计数器是用来实现存储器的读指令的。每当一个读指令，用户期望在一个固定延迟周期(用户可以配置)后的时钟上升沿得到期望的数据，如图1所示为DRAM存储器读指令操作示意图，图中延迟周期为6。为了实现上述读操作，DRAM存储器一般分3步完成:
[0004]Step A:存储器接受外部读指令，产生内部时钟clk_rcv，内部时钟clk_rcv和外部时钟elk的延迟为δ O ；
[0005]Step B:利用内部时钟计数
[0006]Step C:在计数器结束输出数据，从内部时钟到数据有效的时间为δ I
[0007]如图2所示，有两个显而易见的问题:
[0008]1、输出数据无法与外部时钟elk对齐；
[0009]2、随着时钟周期越来越小，内部延迟(δΟ+δ I)有可能大于一个时钟周期，如图2数据有可能在第5/6/7...个时钟周期出现。
[0010]为了解决上述问题，DRAM存储器引入数字延迟锁相环DLL，产生内部时钟clk_rcv的一个延迟时钟clk_dll，延迟时钟clk_dll和外部时钟elk的相位差为δ 1，如图3所示，如果数字延迟锁相环DLL产生的延迟时钟clk_dll和内部时钟clk_rcv的延迟δ dll，满足δ dll = N*Tck-( δ 0+ δ I)，这样由延迟时钟clk_dll输出的数据和外部时钟完全对齐。
[0011]如图4、图5所示，DRAM延迟计数器利用δ fb延迟电路产生一个hold信号用来保证输出指针(output pointer)到输入指针(input pointer)的时序关系。如果Sfb =δ 0+ δ 1，那么clk_fb和clk_rcv相位就完全对齐了。每当用户设定DRAM延迟周期之后，hold信号就会周期性的出现以保证随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。在理想情况下(电压/温度/工艺不变)，hold信号出现的位置不会发生改变，同样输入指针和输出指针的位置也不会改变如图6所示。
[0012]但是当系统发生噪声的时候，hold信号产生受建立/保持时间的影响会发生错误。从而导致输出指针到输入指针的位置发生错误，最终导致读指令的数据在错误的周期输出如图7所示。
【发明内容】
[0013]为了解决现有的存储器延迟计数器存在输出指针到输入指针的位置发生错误，读指令的数据在错误的周期输出的技术问题，本实用新型提供一种抗噪声的延迟计数器。
[0014]本实用新型的技术解决方案:
[0015]一种抗噪声的延迟计数器，其特殊之处在于:包括
[0016]δ fb反馈延迟电路:用于对延迟时钟clk_dll进行处理产生hold信号:
[0017]采样电路:用于对hold信号进行采样，输出当前hold置位的输入指针和上N次hold置位输入指针值；
[0018]数字滤波器:接收采样电路输出的当前hold置位的输入指针和上N次hold置位输入指针值，并进行比较输出允许hold置位输入指针:
[0019]输入计数器:用于对允许hold置位输入指针进行计数，输出输入指针；
[0020]输出计数器:用于对延迟时钟clk_dll进行计数输出输出指针，输出输入指针；
[0021]FIFO:用于接收输入指针、输出指针以及读指针输出延迟计数后的读指令。
[0022]上述δ fb反馈延迟电路hold信号用来保证输出指针到输入指针的时序关系。
[0023]上述上N次hold置位输入指针值中的N满足:N > O。
[0024]本实用新型所具有的优点:
[0025]本实用新型通过增加数字滤波器，保证hold信号出现的位置不会发生改变，从而保证hold信号周期性的出现随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。实现方式简单。
【附图说明】
[0026]图1为DRAM存储器读指令操作示意图；
[0027]图2为读指令分解图一示意图；
[0028]图3为读指令分解图一不意图；
[0029]图4为DLL基本原理不意图；
[0030]图5为延迟计数器基本示意图；
[0031]图6为正确的hold信号示意图；
[0032]图7为错误的hold信号示意图；
[0033]图8为本实用新型延迟计数器的结构示意图。
【具体实施方式】
[0034]DRAM存储器引入数字延迟锁相环DLL，产生内部时钟clk_rcv的一个延迟时钟clk_dll，延迟时钟clk_dll和外部时钟elk的相位差为δ I，如果数字延迟锁相环DLL产生的延迟时钟clk_dll和内部时钟clk_rcv的延迟δ dll，满足δ dll = N*Tck_( δ 0+ δ I)，这样由延迟时钟clk_dll输出的数据和外部时钟完全对齐。
[0035]DRAM延迟计数器利用δ fb反馈延迟电路产生一个hold信号用来保证输出指针到输入指针的时序关系。如果Sfb= δ 0+ δ 1，那么clk_fb和clk_rcv相位就完全对齐了。每当用户设定DRAM延迟周期之后，hold信号就会周期性的出现以保证随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。在理想情况下(电压/温度/工艺不变)，hold信号出现的位置不会发生改变；但是当系统发生噪声的时候，hold信号产生受建立/保持时间的影响会发生错误。在hold信号置位输入指针时加入数字滤波器。
[0036]如图8所示，一种抗噪声的延迟计数器，包括δ fb反馈延迟电路:用于对延迟时钟clk_dll进行处理产生hold信号:采样电路:用于对hold信号进行采样，输出当前hold置位的输入指针和上N次hold置位输入指针值(N > O);数字滤波器:接收采样电路输出的当前hold置位的输入指针和上N次hold置位输入指针值，并进行比较输出允许hold置位输入指针:输入计数器:用于对允许hold置位输入指针进行计数，输出输入指针；输出计数器:用于对延迟时钟clk_dll进行计数输出输出指针，输出输入指针；FIF0:用于接收输入指针、输出指针以及读指针输出延迟计数后的读指令。
【主权项】
1.一种抗噪声的延迟计数器，其特征在于:包括 δ fb反馈延迟电路:用于对延迟时钟clk_dll进行处理产生hold信号: 采样电路:用于对hold信号进行采样，输出当前hold置位的输入指针和上N次hold置位输入指针值； 数字滤波器:接收采样电路输出的当前hold置位的输入指针和上N次hold置位输入指针值，并进行比较输出允许hold置位输入指针: 输入计数器:用于对允许hold置位输入指针进行计数，输出输入指针； 输出计数器:用于对延迟时钟clk_dll进行计数输出输出指针，输出输入指针； FIFO:用于接收输入指针、输出指针以及读指针输出延迟计数后的读指令。
2.根据权利要求1所述的抗噪声的延迟计数器，其特征在于:所述δfb反馈延迟电路hold信号用来保证输出指针到输入指针的时序关系。
3.根据权利要求1或2所述的抗噪声的延迟计数器，其特征在于:所述上N次hold置位输入指针值中的N满足:N > O。
【专利摘要】本实用新型涉及一种抗噪声的延迟计数器，包括δfb反馈延迟电路、采样电路、数字滤波器、输入计数器、输出计数器和FIFO。本实用新型解决了现有的存储器延迟计数器存在输出指针到输入指针的位置发生错误，读指令的数据在错误的周期输出的技术问题，本实用新型通过增加数字滤波器，保证hold信号出现的位置不会发生改变，从而保证hold信号周期性的出现随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。实现方式简单。
【IPC分类】G11C11-4076
【公开号】CN204480671
【申请号】CN201520069917
【发明人】亚历山大
【申请人】西安华芯半导体有限公司
【公开日】2015年7月15日
【申请日】2015年1月30日