双端口存储系统的存取控制方法
【专利摘要】本发明提供了一种双端口存储系统的存取控制方法。该方法包括：由第一处理器，请求由双端口存储器的存取；以及由双端口存储器，发送根据存取请求的结果信号给第一处理器，其中结果信号包括用于通知存取成功的第一结果信号、用于通知存取失败的第二结果信号、和用于通知存取持续的第三结果信号。
【专利说明】
双端口存储系统的存取控制方法
技术领域
[0001 ]本公开涉及一种双端口存储系统，且特别是，涉及一种双端口存储系统的存取控制方法。
【背景技术】
[0002]近年来，诸如个人数字助理(PDA)的移动通信终端除了无线通信功能以外还包括诸如数字摄像机、视频通信、和多媒体回放的各种附加服务功能。
[0003]移动通信终端可以包括诸如基带处理器、应用处理器等等至少一个处理器以便处理无线通信和各种附加服务功能，并且使用双端口存储器以便减小每个处理器的数据处理速度和存储器的安装面积。
[0004]也就是，当两个处理器使用双端口存储器时，由于每个处理器在通过其端口存取存储单元阵列时都可以读取和写入数据，与两个处理器分别连接至不同的存储器并通过主机处理器接口(HPI)交换处理数据的情况相比，数据传输和处理速度更快并且因此，可以更好地提高系统的整体性能。
[0005]图1为示出根据现有技术的双端口存储系统的配置的视图，且图2为示出图1的双端口存储系统的时序图。
[0006]参见图1，双端口存储系统包括双端口存储器1、第一处理器2、和第二处理器3。
[0007]双端口存储器I可以为同步动态随机存取存储器(SDRAM)。
[0008]此处，当双端口存储器I应用于移动通信终端时，第一处理器2可以作为基带处理器运行并且第二处理器3可作为应用处理器运行。
[0009]移动通信终端中的基带处理器可以执行通信功能并且控制用于执行具体功能(例如，多媒体回放、摄像机功能等等)的应用处理器的操作。此外，基带处理器可以控制设置于移动通信终端中的附加设备(例如，显示单元、外部存储设备等等)的操作。
[0010]第一处理器2可以通过第一外部总线接口(未示出)在双端口存储器I上读取和写入数据并且第二处理器3可以通过第二外部总线接口(未示出)在双端口存储器I上读取和写入数据。
[0011]第一处理器2和第二处理器3中的每一个均和双端口存储器I交换时钟信号CLK、芯片选择信号CS、地址信号、数据信号数据、写入信号WR、和存取请求结果信号(例如，繁忙)。
[0012]在这点上，当尝试存取双端口存储器I时，第一处理器2和第二处理器3请求由双端口存储器I的存取。
[0013]在此，当存在来自第一处理器2或第二处理器3的存取请求时，双端口存储器I判定是否存在当前另一个处理器的存取并且根据此存取输出存取请求结果信号。
[0014]也就是，当当前另一个处理器已经在存取双端口存储器I时，双端口存储器I输出繁忙信号作为存取请求结果信号以通知请求存取的处理器存取失败。在这点上，繁忙信号具有低电平有效形式并且当如上所述据此通知了存取失败时，如图2中所示输出低电平信号LOW作为存取请求结果信号。
[0015]此外，当当前另一个处理器未正在进行存取时，双端口存储器I允许请求存取的处理器的存取。
[0016]与根据现有技术的存取双端口存储器I的方法有关的是，在第一处理器2尝试存取双端口存储器I时，如果第二处理器已经在存取双端口存储器I，则双端口存储器I输出繁忙信号Busy至第一处理器2以通知第一处理器2存取失败。
[0017]但是，根据上述现有技术的存取方法，由于检查用于通知存取失败的繁忙信号且据此，当对双端口存储器I的存取失败时要求对双端口存储器I的请求的存取稍后在应用级进行，到重试该存取为止，花费了很长时间。
【发明内容】
[0018]实施例提供了一种新型双端口存储系统的存取方法。
[0019]实施例还提供了一种双端口存储系统的存取方法以通过增加超时(time-out)功能和持续(hold)功能来允许作为极大减少存取重试时间的优化存取。
[0020]在一个实施例中，提供了一种双端口存储系统的存取控制方法。该方法包括:由第一处理器，请求由双端口存储器的存取；以及由双端口存储器，发送根据存取请求的结果信号给第一处理器，其中结果信号包括用于通知存取成功的第一结果信号、用于通知存取失败的第二结果信号、和用于通知存取持续的第三结果信号。
[0021 ]结果信号的发送可以包括:检查第二处理器的存取状态；当第二处理器未在存取中时，发送第一结果信号给第一处理器;当第二处理器在存取中时，检查是否经过预定允许时间；如果经过预定允许时间，则发送第二结果信号给第一处理器；以及如果未经过预定允许时间，发送第三结果信号给第一处理器。
[0022]当第三结果信号被发送给第一处理器时，双端口存储器可以检查第二处理器的存取是否终止并根据第二处理器的存取是否终止，再次发送结果信号给第一处理器。
[0023]当第二处理器的存取在经过允许时间之前终止时，双端口存储器可以再次发送第一结果信号给第一处理器。
[0024]当接收到第三结果信号时，处理器可以在经过预定允许时间以前等待接收由双端口存储器再次发送的结果信号。
[0025]当接收到第三结果信号且经过预定允许时间时，第一处理器可以将接收到的第三结果信号确认为对应于第二结果信号的存取失败。
[0026]第一结果信号到第三结果信号可以通过由双端口存储器发送给第一处理器的第一信号和第二信号的高电平状态和低电平状态来判定。
[0027]在此外的另一实施例中，提供了一种双端口存储系统的存取控制方法。该方法包括:由第一处理器，请求由双端口存储器的存取；由双端口存储器，检查第二处理器的存取状态；当第二处理器未在存取中时，允许第一处理器的存取；以及当第二处理器在存取中时，由双端口存储器，发送用于通知存取拒绝的繁忙信号给第一处理器，其中繁忙信号基于预定第一允许时间在经过预定第一允许时间之前用作用于通知存取等待的信号且在经过预定第一允许时间之后用作用于通知存取失败的信号。
[0028]当发送给第一处理器的繁忙信号是用于通知存取等待的信号时，双端口存储器可以检查第二处理器的存取是否终止，当第二处理器的存取终止时双端口存储器可以允许第一处理器的存取，并当第二处理器的存取没有终止时双端口存储器可以根据是否经过预定第一允许时间再次发送繁忙信号。
[0029]当接收到用于通知存取等待的繁忙信号时，在经过预定第二允许时间以前，第一处理器可以等待接收由双端口存储器再次发送的存取结果信号。
[0030]第一允许时间可以是设定在双端口存储器中的时间并且第二允许时间可以是设定在第一处理器中的时间。
[0031]在以下的附图和说明书中阐述一个或多个实施例的细节。从说明书和附图、以及从权利要求书中其他特征将是显而易见的。
【附图说明】
[0032]图1为示出根据现有技术的双端口存储系统的配置的视图。
[0033 ]图2为示出图1的双端口存储系统的存取时序图。
[0034]图3为示出根据本发明的第一实施例的双端口存储系统的配置的视图。
[0035]图4到图6为示出根据本发明的实施例的双端口存储系统的状态特定的存取时序图。
[0036]图7为示出根据本发明的第一实施例的双端口存储系统中处理器的逐步操作的流程图。
[0037]图8为示出根据本发明的第一实施例的双端口存储系统中双端口存储器的逐步操作的流程图。
[0038]图9为示出根据本发明的第二实施例的双端口存储系统的配置的视图。
[0039]图10为示出根据本发明的第二实施例的双端口存储系统中处理器的逐步操作的流程图。
[0040]图11为示出根据本发明的第二实施例的双端口存储系统中双端口存储器的逐步操作的流程图。
【具体实施方式】
[0041]以下参考附图更详细地描述一些实施例。在下面的描述中，由于为了容易进行本公开而给部件赋予并交换了后缀“模块”和“单元”，所以它们不具有不同的含义或功能。
[0042]本发明概念的效果和特征及其实施方式将通过参考附图描述的以下的实施例来澄清。然而，实施例可以以不同形式来具体实现并且本发明概念不应该解释为局限于本文中所阐述的实施例。相反，提供这些实施例以使本公开彻底和完整并向本领域的技术人员充分表达了本发明概念的范围。此外，本发明概念仅由权利要求书的范围来限定。贯穿本公开的相同的附图标记指的是相同的部件。
[0043]在描述实施例时，将去除与已知功能或配置相关的详细描述以便不会不必要地模糊实施例的主题。此外，由于考虑到实施例中的功能来定义本文中使用的术语，这些术语可能会取决于用户的、操作者的意图或实践而改变。因此，需要基于贯穿本发明概念的细节来作出这些定义。
[0044]附图的每个块和流程图的每个步骤的组合还可以通过计算机程序指令来执行。由于计算机程序指令可以加载于通用计算机、专用计算机或其他可编程数据处理设备的处理器上，所以由计算机或其他可编程数据处理设备的处理器执行的指令创建了执行在附图的每个块或流程图的每个步骤上描述的功能的工具。由于计算机程序指令还可以存储于可以针对计算机或其他可编程数据处理设备的计算机可使用或计算机可读取的存储器中以便以特定的方式来实现功能，所以存储于计算机可使用或计算机可读取的存储器中的指令还可以产生包括执行在附图的每个块或流程图的每个步骤上描述的功能的指令工具的项。计算机程序指令还可以加载于计算机或其他可编程数据处理设备上。因此，由于在计算机或其他可编程数据处理设备上执行一系列操作步骤以创建由计算机执行的进程，所以操作计算机或其他可编程数据处理设备的指令还可以提供用于执行在附图的每个块或流程图的每个步骤上描述的功能的步骤。
[0045]另外，每个块或每个步骤可以代表包括用于执行特定逻辑功能的一条或多条可执行指令的模块、程序段或代码的一部分。另外，应当注意的是可以用按照不同的顺序执行块或步骤处所述功能的这样的方式来执行一些替换例。例如，相继所示的两个块或步骤还可以大致同时来执行，或者根据相应的功能有时还可以按照相反的顺序来执行这些块或步骤。
[0046]现在将详细提及本公开的实施例，在附图中示出了其示例。
[0047]图3为示出根据本发明的第一实施例的双端口存储系统的配置的视图，并且图4到图6为双端口存储系统的状态特定的存取时序图。
[0048]参见图3，双端口存储系统包括双端口存储器110、第一处理器120、和第二处理器130。
[0049]第一处理器120通过第一端口(未示出)存取双端口存储器110，并且第二处理器130通过第二端口(未示出)存取双端口存储器110。
[0050]第一处理器120，例如，可以用移动通信终端的基带处理器来配置。
[0051]第二处理器130，例如，可以用移动通信终端的应用处理器来配置。
[0052]双端口存储器110通过第一端口连接至第一处理器120，并通过第二端口连接至第二处理器130。
[0053]此外，双端口存储器110可以包括存储接口(未示出)和存储区(未示出)。
[0054]每个存储接口可以用SDRAM或PSRAM接口来配置并且可以包括命令译码器、行译码器、列译码器、和输入/输出缓冲器。
[0055]每个存储接口通过每个相应端口接收地址、控制信号、时钟、和数据，通过将地址译码为行地址和列地址来判定要执行读取或写入操作的存储区，并根据在预定存储区上的诸如读取、写入、和刷新的操作时序从预定存储区读取数据或在预定存储区上写入数据。
[0056]双端口存储器110可以被分成专用存储区和共用存储区。专用存储区是第一处理器120和第二处理器130通过第一端口和第二端口存取并且保证独占的存取以防止第一处理器120和第二处理器130的存取冲突的存储区。
[0057]共用存储区是第一处理器120和第二处理器130共用地存取以读取或写入数据的区域。
[0058]存储区可以具有DRAM的单位存储单元结构，并可以用预定存储体单元(bankunit)来配置。可替代地，每个存储区可以用在一个存储体中具有预定大小的块单元来配置。
[0059]双端口存储器110的第一存储接口(未示出)可以用同步DRAM(SDRAM)存储接口来配置。因此，双端口存储器110的第一存储接口通过第一端口从第一处理器120接收地址、控制信号、时钟CLK、和数据，并且在据此将地址译码为行地址和列地址之后，基于译码后的地址根据诸如存储区的读取、写入、和刷新的操作时序从存储区读取数据或在存储区上写入数据。
[0060]为此，第一存储接口可以包括用于通用SDRAM的命令译码器(未示出)、行译码器(未示出)、列译码器(未示出)、和输入/输出缓冲器(未示出)。
[0061]此外，双端口存储器110的第二存储接口(未示出)用SDRAM存储接口来配置并通过第二端口连接至第二处理器130，使得其从第二处理器130接收地址、控制信号、时钟、和数据。
[0062]此外，在将输入的地址译码为行地址和列地址之后，双端口存储器110的第二存储接口基于译码后的地址根据诸如存储区的读取、写入、和刷新的操作时序从存储区读取数据或在存储区上写入数据。
[0063]为此，第二存储接口可以包括用于通用SDRAM接口的命令译码器(未示出)、行译码器(未示出)、列译码器(未示出)、和输入/输出缓冲器(未示出)。
[0064]另一方面，当存在来自第一处理器120或第二处理器130的存取请求时，双端口存储器110检查双端口存储器110的存储区是否由当前另一个处理器使用。
[0065]另一方面，双端口存储器110根据该存储区域是否被使用来输出根据存取请求的存取结果信号至请求存取的处理器。
[0066]在这点上，双端口存储器110将根据存取请求的存取结果信号分为第一结果信号、第二结果信号、和第三结果信号并据此，输出它们中的一个作为根据存取请求的结果信号。
[0067]第一结果信号是用于通知存取成功的信号，第二结果信号是用于通知存取失败的信号，并且第三结果信号是用于通知存取持续的信号。
[0068]在这点上，一般而言，双端口存储器110通过一条信号线输出高电平信号或低电平信号以输出结果信号。也就是，存取结果信号是具有低电平有效形式的信号。因此，当信号为低电平时，它通知存取失败而当信号为高电平时，它通知存取成功。
[0069]但是，根据本公开的第一实施例，存取结果信号通过两条信号线输出，使得存取成功信号、存取失败信号、和存取持续信号中的每一个都可以通过将两个信号组合而被输出。
[0070]在这点上，存取持续信号由预定允许时间来确定。
[0071 ] 为此，双端口存储器110包括第三计时器115。
[0072]第三计时器115根据预定允许时间输出第一结果信号、第二结果信号、和第三结果信号中的一个至请求存取的处理器。
[0073]下文中，请求存取的处理器称为第一处理器并被描述。但是，这只是一个实施例，且由第一处理器执行的操作可以由第二处理器同样地执行。
[0074]当要求存取时，第一处理器120发送存取请求信号给双端口存储器110。
[0075]双端口存储器110根据存取请求信号判定当前第二处理器130是否在存取中。
[0076]然后，如果第二处理器130未在存取中，双端口存储器110输出用于通知存取成功的第一结果信号至第一处理器120。
[0077]另一方面，如果第二处理器130在存取中，双端口存储器110通过第三计时器115检查从第一处理器120请求存取的时间点起是否经过预定允许时间，并且根据是否经过允许时间来输出用于通知存取失败的第二结果信号或用于通知存取持续的第三结果信号。
[0078]然后，如果从第一处理器120请求存取的时间点起经过预定允许时间，双端口存储器110据此输出用于通知存取失败的第二结果信号至第一处理器120并且请求稍后再存取。
[0079]此外，如果从第一处理器120请求存取的时间点起未经过预定允许时间，双端口存储器110输出用于通知存取持续的第三结果信号至第一处理器120。
[0080]存取持续用于当双端口存储器110和第一处理器120互相连接时在所请求的时间内保持存取请求。
[0081 ] 此外，在输出第三结果信号时，双端口存储器110检查第二处理器130的存取是否在经过所请求的时间之前终止并且如果第二处理器130的存取终止，输出用于通知存取成功的第一结果信号至第一处理器120。
[0082]因此，在这个实施例中，通过增加存取持续功能以在预定允许时间内持续保持请求存取的状态，可以防止尝试另外的存取请求的不便。
[0083 ]另一方面，结果信号由ACK信号和NAK信号的状态来确定。
[0084]参考图4，它显示出ACK信号处于低电平状态且NAK信号处于高电平状态。也就是，ACK信号和NAK信号可以具有低电平有效形式。
[0085]因此，图4的信号通知ACK信号处于有效中并且这用作根据存取请求表示肯定的用于通知存取成功的信号。
[0086]此外，参考图5，它显示出ACK信号处于高电平状态且NAK信号处于低电平状态。
[0087]因此，图5的信号通知NAK信号处于有效中并且这用作根据存取请求表示否定的用于通知存取失败的信号。
[0088]此外，参考图6，它显示出ACK信号和NAK信号均处于低电平状态。因此，图6的信号通知ACK信号和NAK信号都处于有效中并且这用作根据存取请求既表示肯定又代表否定的存取持续信号。
[0089]另一方面，第一处理器120接收由双端口存储器110发送的结果信号并且当结果信号为第一结果信号时，正常存取双端口存储器110以执行数据读取或写入操作。
[0090]此外，当由双端口存储器110发送的结果信号为第二结果信号时，第一处理器120确认当前不能够存取双端口存储器110并据此稍后重试存取。
[0091]此外，当由双端口存储器110发送的结果信号为第三结果信号时，第一处理器120将第三结果信号确认为存取失败或存取持续信号。
[0092]换言之，当接收到第三结果信号时，第一处理器120判定从请求存取的时间点起是否经过预定允许时间。
[0093]然后，如果经过预定允许时间，第一处理器120将第三结果信号确认为存取失败信号。
[0094]此外，如果未经过预定允许时间，第一处理器120将第三结果信号确认为存取持续信号并据此，等待接收由双端口存储器110再次发送的结果信号。
[0095]换言之，如果根据存取请求的存取不可得，则第一处理器120在预定允许时间以前等待以预备存取结果改变的情况。
[0096]换言之，在由第一处理器120请求存取的时间点，第一处理器120的存取可能由于第二处理器130的存取而不可得。在这点上，第二处理器130的存取可以在预定允许时间之内被终止。
[0097]因此，根据本发明，在预备第二处理器130的存取终止的情况中，通过在预定允许时间之内持续保持第一处理器120的存取请求状态，可以防止再次发送存取请求的不便。
[0098]图7为示出根据本发明的第一实施例的双端口存储系统中处理器的逐步操作的流程图。图8为示出根据本发明的实施例的双端口存储系统中双端口存储器的操作的流程图。
[0099]参见图7，在要求存取时，第一处理器120可以请求由双端口存储器110的存取。
[0100]然后，在操作102中，第一处理器120接收根据存取请求的结果信号。
[0101]存取结果信号可以包括ACK信号和NAK信号且根据存取请求的结果是通过ACK信号和NAK信号的组合来判定的。
[0102]在操作103中，第一处理器120判定接收到的结果信号是否为ACK信号和NAK信号都处于低电平状态(数值O)。
[0103]也就是，第一处理器120判定根据存取请求的结果信号是否为用于通知存取持续的第三结果信号。
[0104]然后，如果接收到的结果信号为第三结果信号，在操作104中，第一处理器120检查预定请求时间并据此，在操作105中，第一处理器120判定是否经过预定请求时间。
[0105]然后，如果未经过预定请求时间，第一处理器120返回至操作102以再次接收根据存取请求的结果信号。
[0106]此外，如果经过预定请求时间，第一处理器120确认第三结果信号作为存取失败信号。
[0107]另一方面，如果根据存取请求的结果信号不是第三结果信号，在操作107中，第一处理器120判定接收到的结果信号是否为ACK信号是低电平而NAK信号是高电平。
[0108]也就是，第一处理器120判定根据存取请求的结果信号是否为用于通知存取成功的第一结果信号。
[0109]然后，如果根据存取请求的结果信号为第一结果信号，在操作108中，第一处理器120确认存取被允许。
[0110]另一方面，如果根据存取请求的结果信号不是第一结果信号，在操作109中，第一处理器120判定接收到的结果信号是否是ACK信号是高电平而NAK信号是低电平。
[0111]也就是，第一处理器120判定根据存取请求的结果信号是否为用于通知存取失败的第二结果信号。
[0112]然后，如果根据存取请求的结果信号是第二结果信号，在操作106中，第一处理器120确认存取被拒绝。
[0113]此外，在操作110中，当根据存取请求的接收到的结果信号是ACK信号和NAK信号都处于对应于无响应状态的高电平状态时，在操作111中，第一处理器120检查与双端口存储器110的连接状态以重试存取请求。
[0114]在本发明的上述实施例中，设定预定允许时间且在该允许时间内允许存取持续。
[0115]参见图8，在操作201中，双端口存储器110接收到来自第一处理器120的存取请求信号。
[0116]然后，双端口存储器110根据该存取请求检查另一个处理器(例如，第二处理器)的存取状态。
[0117]然后，在操作203中，双端口存储器110根据已检查的存取状态判定另一个处理器是否在存取中。
[0118]如果另一个处理器当前在存取中，在操作204中，双端口存储器110检查预定允许时间。
[0119]然后，在操作205中，双端口存储器110判定是否经过所检查的预定允许时间。
[0120]如果基于判定结果未经过预定允许时间，在操作206中，双端口存储器110输出第三结果信号(ACK信号和NAK信号均处于低电平状态)；否则，在操作207中，双端口存储器110输出第二结果信号(ACK信号和NAK信号均为高电平状态)。
[0121 ]此外，如果没有进行另一个处理器的存取，在操作208中，双端口存储器110输出第一结果信号(ACK信号是低电平状态而NAK信号是高电平状态)。
[0122]在这点上，如果发送第三结果信号，双端口存储器110定期地检查另一个处理器的存取终止并且如果存取终止，再次发送第一结果信号给第一处理器120。
[0123]此外，不同于此，如果在未做出存取终止的状态下经过允许时间，双端口存储器110再次发送第二结果信号给第一处理器120。
[0124]图9为示出根据本发明的第二实施例的双端口存储系统的配置的视图。
[0125]根据本发明的第二实施例的双端口存储系统包括:双端口存储器，其包括第三计时器215 ;第一处理器220，其包括第一计时器225 ;和第二处理器230，其包括第二计时器235。
[0126]参见图9，双端口存储系统具有与图3中所示的双端口存储系统相同的整体配置。
[0127]尽管根据本发明的第一实施例，根据存取结果的结果信号通过两条线来发送，但是在第二实施例中根据存取请求的结果信号是通过一条线来发送的。
[0128]第一线为从通用双端口存储系统输出繁忙信号的线。
[0129]如果存在来自第一处理器220的存取请求，双端口存储器210检查当前另一个处理器是否在存取中并据此，根据是否存在存取来输出表示存取拒绝的繁忙信号。
[0130]在这点上，繁忙信号可以用作用于通知存取失败的信号，或可以用作用于通知存取持续的信号。
[0131 ]也就是，如果另一个处理器在存取中，双端口存储器210判定是否经过预定第一允许时间。
[0132]此处，第一允许时间是在双端口存储器210中设定的时间并且例如可以设定为诸如I秒和2秒的时间。
[0133]然后，如果经过预定第一允许时间，双端口存储器210输出繁忙信号作为用于通知存取失败的ig号。
[0134]此外，如果未经过预定第一允许时间，双端口存储器210输出繁忙信号作为用于通知存取持续的信号。
[0135]在这点上，如果输出繁忙信号作为用于通知存取持续的信号，双端口存储器210定期地检查另一个处理器的存取终止，并且如果该存取终止，通知第一处理器220存取成功。
[0136]当请求由双端口存储器210的存取且根据来自双端口存储器210的存取允许的存取成功被确认时，第一处理器220存取双端口存储器210以执行数据读取和写入操作。
[0137]此外，第一处理器220请求由双端口存储器210的存取并且如果据此从双端口存储器210接收到根据存取拒绝的繁忙信号，第一处理器220可以识别繁忙信号是用于存取失败的信号还是用于通知存取持续的信号。
[0138]此处，识别繁忙信号是用于存取失败的信号还是用于通知存取持续的信号是根据是否经过预定第二允许时间来执行的。
[0139]也就是，当接收到繁忙信号时，第一处理器220检查是否经过预定第二允许时间。然后，如果经过预定第二允许时间，第一处理器220确认繁忙信号作为存取失败信号。此外，如果未经过预定第二允许时间，第一处理器220确认繁忙信号作为存取持续信号且据此，等待接收由双端口存储器210再次发送的结果信号。
[0140]此处，第二允许时间是设定在第一处理器220中的时间。
[0141]在这点上，第一允许时间和第二允许时间可以彼此相同或者不同于此，可以设定为不同的时间。
[0142]图10为示出根据本发明的第二实施例的双端口存储系统中处理器的逐步操作的流程图。
[0143]参见图10，在操作301中，第一处理器220发送存取请求信号给双端口存储器210。
[0144]然后，在操作302中，第一处理器220接收根据存取请求信号的存取结果信号。
[0145]然后，在操作303中，第一处理器220判定接收到的存取请求结果信号是否为繁忙信号。也就是，第一处理器220判定是否接收到处于低电平状态的繁忙信号。
[0146]也就是，当接收到繁忙信号时，在操作304中，第一处理器220检查预定第二允许时间。
[0147]然后，在操作305中，第一处理器220判定是否经过所检查的第二允许时间。也就是，第一处理器220判定当前时间点是否为基于请求存取的时间点经过第二允许时间的时间点。
[0148]然后，如果未经过第二允许时间，第一处理器220确认繁忙信号作为存取持续信号并据此，返回至操作302。也就是，如果繁忙信号是存取持续信号，第一处理器220等待从双端口存储器210接收根据另一个处理器的存取是否终止而改变的结果信号。
[0149]此外，如果经过第二允许时间，在操作306中，第一处理器220确认繁忙信号作为存取失败。
[0150]此外，如果繁忙信号处于高电平状态，由于允许存取，在操作307中，第一处理器220确认存取成功。
[0151]图11为示出根据本发明的第二实施例的双端口存储系统中双端口存储器的逐步操作的流程图。
[0152]参见图11，在操作401中，双端口存储器210接收从第一处理器210发送的存取请求信号。
[0153]然后，当接收到存取请求信号时，在操作403中，双端口存储器210判定当前另一个处理器，即，第二处理器230，是否在存取中。
[0154]也就是，如果基于判定结果，第二处理器230在存取中，在操作404中，双端口存储器210检查预定第一允许时间。
[0155]然后，在操作405中，双端口存储器210基于所检查的第一允许时间判定从请求存取的时间点起是否经过预定第一允许时间。
[0156]如果未经过预定第一允许时间，在操作406中，双端口存储器210输出繁忙信号作为存取持续信号。
[0157]此外，如果经过预定第一允许时间，在操作406中，双端口存储器210输出繁忙信号作为存取失败信号。
[0158]此外，如果另一个处理器不在存取中，在操作408中，双端口存储器210允许第一处理器220的存取。
[0159]另一方面，如果输出的繁忙信号是存取持续信号，双端口存储器210根据在存取中的另一个处理器的存取当前是否终止再次发送结果信号给第一处理器220。
[0160]换言之，如果另一个处理器的存取终止，双端口存储器210允许第一处理器220的存取。
[0161 ]此外，如果另一个处理器的存取没有终止，双端口存储器210重复进入并执行操作404。
[0162]根据本发明的实施例，由于通过双端口接口逻辑增加了使用硬件的持续功能，因此通过应用的存取重试过程被省略，使得可以大大减少存取重试时间并且可以执行优化控制。
[0163]尽管已经参照数个其示范实施例描述了一些实施例，但应当理解的是，本领域技术人员能够设想出将落在本公开原理的精神和范围内的许多其他修改和实施例。尤其是，在本公开、附图和所附权利要求的范围内可以对主题组合布置的组成部件和/或布置做出各种变化和修改。除了对组成部件和/或布置做出的各种变化和修改以外，对于本领域的技术人员来说，替代性使用也将是显而易见的。
【主权项】
1.一种双端口存储系统的存取控制方法，该方法包括: 由第一处理器，请求由双端口存储器的存取；以及 由所述双端口存储器，发送根据所述存取请求的结果信号给所述第一处理器， 其中所述结果信号包括用于通知存取成功的第一结果信号、用于通知存取失败的第二结果信号、和用于通知存取持续的第三结果信号。2.如权利要求1所述的方法，其中所述结果信号的发送包括: 检查第二处理器的存取状态； 当所述第二处理器未在存取中时，发送所述第一结果信号给所述第一处理器； 当所述第二处理器在存取中时，检查是否经过预定允许时间； 如果经过所述预定允许时间，则发送所述第二结果信号给所述第一处理器；以及 如果未经过所述预定允许时间，则发送所述第三结果信号给所述第一处理器。3.如权利要求2所述的方法，其中当所述第三结果信号被发送给所述第一处理器时，所述双端口存储器检查所述第二处理器的存取是否终止，并根据所述第二处理器的存取是否终止，再次发送所述结果信号给所述第一处理器。4.如权利要求3所述的方法，其中当所述第二处理器的存取在经过所述允许时间之前终止时，所述双端口存储器再次发送所述第一结果信号给所述第一处理器。5.如权利要求1所述的方法，其中当接收到所述第三结果信号时，所述第一处理器在经过预定允许时间以前等待接收由所述双端口存储器再次发送的结果信号。6.如权利要求5所述的方法，其中当接收到所述第三结果信号并且经过所述预定允许时间时，所述第一处理器将接收到的第三结果信号确认为对应于所述第二结果信号的存取失败。7.如权利要求1所述的方法，其中所述第一结果信号到所述第三结果信号通过由所述双端口存储器发送给所述第一处理器的第一信号和第二信号的高电平状态和低电平状态来判定。8.一种双端口存储系统的存取控制方法，该方法包括: 由第一处理器，请求由双端口存储器的存取； 由所述双端口存储器，检查第二处理器的存取状态； 当所述第二处理器未在存取中时，允许所述第一处理器的存取；以及当所述第二处理器在存取中时，由所述双端口存储器，发送用于通知存取拒绝的繁忙信号给所述第一处理器； 其中所述繁忙信号基于预定第一允许时间在经过所述预定第一允许时间之前用作用于通知存取等待的信号且在经过所述预定第一允许时间之后用作用于通知存取失败的信号。9.如权利要求8所述的方法，其中当发送给所述第一处理器的所述繁忙信号是用于通知存取等待的信号时，所述双端口存储器检查所述第二处理器的存取是否终止，当所述第二处理器的存取终止时所述双端口存储器允许所述第一处理器的存取，并且当所述第二处理器的存取没有终止时所述双端口存储器根据是否经过所述预定第一允许时间再次发送繁忙信号。10.如权利要求8所述的方法，其中当接收到用于通知所述存取等待的所述繁忙信号时，在经过预定第二允许时间以前，所述第一处理器等待接收由所述双端口存储器再次发送的存取结果信号。11.如权利要求10所述的方法，其中所述第一允许时间是设定在所述双端口存储器中的时间并且所述第二允许时间是设定在所述第一处理器中的时间。
【文档编号】G11C7/10GK106057226SQ201610214548
【公开日】2016年10月26日
【申请日】2016年4月7日 公开号201610214548.5, CN 106057226 A, CN 106057226A, CN 201610214548, CN-A-106057226, CN106057226 A, CN106057226A, CN201610214548, CN201610214548.5
【发明人】权大贤, 李寿康
【申请人】Ls产电株式会社