静态随机存储器的制造方法
【专利摘要】本发明公开了一种静态随机存储器。其中，该静态随机存储器包括：存储单元阵列；检测修复电路，与存储单元阵列连接，被设置为对存储单元阵列进行检测，并在检测出存储单元阵列出错时，修复存储单元阵列。本发明解决了由于现有技术中的修复电路位于静态随机存储器的外部所导致的数据处理效率较低的技术问题。
【专利说明】
静态随机存储器
技术领域
[0001]本发明涉及半导体制造领域，具体而言，涉及一种静态随机存储器。【背景技术】
[0002]随着互补金属半导体氧化物(Complementary Metal Oxide Semiconductor， CMOS)工艺尺寸降低到40nm，静态随机存储器(Static Random Access Memory，SRAM)的设计所遵循的既定的设计规则，所要满足的设计密度的需要不断增多，SRAM的设计开始变得越来越困难。进一步，在越来越小的单元尺寸上设计越来越大的阵列密度时，任意一个元器件的参数发生微小浮动都会对SRAM带来较大的变化，这样不可避免地会影响SRAM的良品率，因而，如何使SRAM尽快修复就变得尤为重要。
[0003]目前，现有技术中提供的修复结构，主要是依靠在SRAM外部配置大量的测试和分析电路来实现对SRAM的修复。然而，外部增设大量的测试和分析电路不仅会产生大量的迭代运算，增大系统设计的周期和复杂程度，从而影响SRAM的系统性能，同时，外置的修复电路还需配置软件配合控制，进一步降低了 SRAM的数据处理效率。
[0004]针对上述提出的问题，目前尚未提出有效的解决方案。
【发明内容】
[0005]本发明实施例提供了一种静态随机存储器，以至少解决由于现有技术中的修复电路位于静态随机存储器的外部所导致的数据处理效率较低的技术问题。
[0006]根据本发明实施例的一个方面，提供了一种静态随机存储器，包括:存储单元阵列；检测修复电路，与上述存储单元阵列连接，被设置为对上述存储单元阵列进行检测，并在检测出上述存储单元阵列出错时，修复上述存储单元阵列。
[0007] 可选地，上述检测修复电路包括:内建自检测电路，被设置为检测上述存储单元阵列中是否包括出错地址；内建冗余分析电路，连接上述内建自检测电路，被设置为对上述存储单元阵列进行修复。
[0008] 可选地，还包括:上述内建自检测电路，还被设置为在检测出上述存储单元阵列中包括上述出错地址，发送修复控制信号给上述内建冗余分析电路；上述内建冗余分析电路， 还被设置为响应上述修复控制信号后对上述存储单元阵列进行修复。
[0009] 可选地，上述内建冗余分析电路包括:第一输出接口，被设置为根据上述静态随机存储器的工作状态输出上述静态随机存储器的状态信号，其中，上述状态信号至少用于指示上述静态随机存储器是否处于可访问状态。
[0010] 可选地，还包括:第一输入接口，与上述内建自检测电路链接，被设置为接收用于指示上述内建自检测电路开始对上述存储单元阵列进行检测的指示信号；第二输出接口， 与上述内建冗余分析电路连接，被设置为输出用于指示位于上述静态随机存储器之后的静态随机存储器中的上述内建自检测电路开始对上述存储单元阵列进行检测的指示信号。
[0011] 可选地，上述指示信号包括上电信号，其中，上述上电信号用于指示上述内建自检测电路开始对上述存储单元阵列进行检测。
[0012]可选地，上述检测修复电路还包括:扫描接口电路，连接上述内建自检测电路和上述内建冗余分析电路，用于输入或输出上述内建自检测电路生成的检测信息及上述内建冗余分析电路生成的修复信息，上述检测信息用于指示上述内建自检测电路检测上述存储单元阵列的检测结果，上述修复信息用于指示上述内建冗余分析电路对上述存储单元阵列的修复结果。
[0013]可选地，上述静态随机存储器的连接方式包括以下至少之一:串联、并联。
[0014]在本发明实施例中，通过将检测修复电路与存储单元阵列内置在一个静态随机存储器中提供给用户，以使从系统角度可以只看到标准的静态随机存储器接口，从而与传统结构相比，本实施例中提供的静态随机存储器可以大大降低系统集成的难度，并有效缩短系统的研发周期，提升系统性能，进一步，由于检测修复电路的内置，实现对存储单元阵列直接进行修复，进而解决了现有技术中由于现有技术中的修复电路位于静态随机存储器的外部所导致的数据处理效率低的问题，达到提高数据处理效率的目的。【附图说明】
[0015]此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0016]图1是根据本发明实施例的一种可选的静态随机存储器的结构示意图；
[0017]图2是根据本发明实施例的另一种可选的静态随机存储器的结构示意图；
[0018]图3是根据本发明实施例的一种可选的静态随机存储器中检测修复电路中的结构示意图；以及
[0019]图4是根据本发明实施例的一种可选的静态随机存储器的连接示意图。【具体实施方式】
[0020]下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0021]根据本发明实施例，提供了一种静态随机存储器，如图1所示，该静态随机存储器包括:
[0022]1)存储单元阵列102 ;
[0023]2)检测修复电路104,与存储单元阵列102连接，被设置为对存储单元阵列进行检测，并在检测出存储单元阵列出错时，修复存储单元阵列。
[0024]可选地，本发明实施例上述静态随机存储器(Static Random Access Memory， SRAM)可以应用于各种存储装置中，其中，上述存储装置可以包括但不限于微处理器中的存储阵列、逻辑装置中的存储器阵列等。其中，上述静态随机存储器(Static Random Access Memory，SRAM)可以但不限于应用于在SRAM中的存储单元阵列出现错误时对存储单元阵列进行自修复的过程中，例如，在该静态随机存储器为上电状态时，静态随机存储器中的检测修复电路104可以对存储单元阵列102进行检测，检测存储单元阵列102是否出错，若检测已出错，则对出错的存储单元阵列102进行相应的修复。在上述场景下，存储单元阵列102 与检测修复电路104均内置在静态随机存储器SRAM中。
[0025]可选地，在本实施例中，如图2所示，上述检测修复电路104可以包括但不限于: 内建自检测(Built-1n Self Test，BIST)电路 202、内建冗余分析(Built-1n Redundancy Analysis，BIRA)电路204、扫描接口电路206。从而实现通过内建自检测电路202检测存储单元阵列102是否出错，进而由内建冗余分析电路204完成对上述存储单元阵列102的修复，再由扫描接口电路206将内建自检测电路202的检测信息及内建冗余分析电路204生成的修复信息输出。进一步，在本实施例中，上述检测修复电路104中还可以包括但不限于以下至少之一:存储模块、修复信息重载模块，可以与上述结构融合构成新的具有自修复能力的静态随机存储器。
[0026]可选地，在本实施例中，上述静态随机存储器还可以包括:第一输入接口，与内建自检测电路链接，被设置为接收用于指示内建自检测电路开始对存储单元阵列进行检测的指示信号。例如，当静态随机存储器的第一输入接口接收到用于对存储单元阵列进行检测的指示信号时，则启动对静态随机存储器中的存储单元阵列的检测和修复。其中，上述指示信号可以包括但不限于:上电信号。
[0027]可选地，在本实施例中，上述检测及修复过程中产生的信息可以但不限于保存在存储模块中。
[0028]可选地，在本实施例中，上述静态随机存储器为多个时，其连接关系可以包括但不限于以下至少之一:串联、并联。
[0029]通过本申请提供的实施例，通过将检测修复电路与存储单元阵列内置在一个静态随机存储器中提供给用户，以使从系统角度可以只看到标准的静态随机存储器接口，从而与传统结构相比，本实施例中提供的静态随机存储器可以大大降低系统集成的难度，并有效缩短系统的研发周期，提升系统性能，进一步，由于检测修复电路的内置，实现对存储单元阵列直接进行修复，进而解决了现有技术中由于现有技术中的修复电路位于静态随机存储器的外部所导致的数据处理效率低的问题，达到提高数据处理效率的目的。
[0030]作为一种可选的方案，如图3所示，上述检测修复电路104包括:
[0031]1)内建自检测电路302,被设置为检测存储单元阵列中是否包括出错地址。
[0032]2)内建冗余分析电路304,连接内建自检测电路，被设置为对存储单元阵列进行修复。
[0033]可选地，内建自检测(Built-1n Self Test，BIST)电路302被设置为提供对存储单元阵列的检测，即，检测存储单元阵列中是否包括出错地址；内建冗余分析(Built-1n Redundancy Analysis，BIRA)电路304被设置为对BIST电路302检测得到的出错地址进行复，从而实现对静态存储器中的存储单元阵列的快速修复。
[0034]可选地，在本实施例中，若BIRA电路304对存储单元阵列的修复方式可以包括但不限于:在检测出静态随机存储器中的存储单元阵列中包括出错地址时，将出错地址映射到冗余地址，以使在使用上述存储单元阵列时可以直接访问该冗余地址，从而实现对存储单元阵列的修复。
[0035]在上述场景下，在该静态随机存储器SRAM为上电状态时，BIST电路302可以开始检测存储单元阵列是否出现错误，如果BIST电路302检测到对应的存储单元阵列出错，该 BIST电路302则传送出错地址到对应的BIRA电路304 ;BIRA电路304接收到对应的BIST 电路302传送来的出错地址，对该出现错误的存储单元阵列进行修复，即在后续对出错地址访问时，则将访问映射到冗余地址.
[0036]通过本申请提供的实施例，在检测到对应的存储单元阵列出错时，通过检测修复电路中的内建自检测电路对存储单元阵列进行检测，并由内建冗余分析电路对存储单元阵列进行修复，从而实现有效地减少了现有技术中由于在静态随机存储器的外部插入修复电路所导致的多次迭代，进而达到提升静态随机存储器自修复的效率的目的，。
[0037]作为一种可选的方案，上述静态随机存储器还包括:
[0038]I)内建自检测电路，还被设置为在检测出存储单元阵列中包括出错地址，发送修复控制信号给内建冗余分析电路；
[0039]2)内建冗余分析电路，还被设置为响应修复控制信号后对存储单元阵列进行修复。
[0040]可选地，在本实施例中，内建自检测BIST电路可以但不限于通过向内建冗余分析BIRA电路发送修复控制信号以实现控制内建冗余分析电路执行对静态随机存储器中相应的存储单元阵列进行修复。
[0041 ] 通过本申请提供的实施例，在静态随机存储器中，检测修复电路中内建自检测电路通过发送修复控制信号实现对内建冗余分析电路的修复控制，进一步保证对静态随机存储器中存储单元阵列的快速灵活地修复控制。
[0042]作为一种可选的方案，内建冗余分析电路包括:
[0043]I)第一输出接口，被设置为根据静态随机存储器的工作状态输出静态随机存储器的状态信号，其中，状态信号至少用于指示静态随机存储器是否处于可访问状态。
[0044]需要说明的是，在静态随机存储器处于检测修复状态时，由于静态随机存储器将无法被访问，因而，上述第一输出接口将输出用于指示静态随机存储器是否可访问的状态信号。例如，静态随机存储器接收到访问指令，而该静态随机存储器中的检测修复电路正对存储单元阵列进行修复，则可通过第一输出接口输出该静态随机存储器不可访问的状态信号。
[0045]通过本申请提供的实施例，通过第一输出接口输出静态随机存储器的状态信号，从而避免对处于检测修复状态的静态随机存储器执行任何操作，保证可以高效完成对静态随机存储器中存储单元阵列的检测修复。
[0046]作为一种可选的方案，上述静态随机存储器还包括:
[0047]I)第一输入接口，与内建自检测电路链接，被设置为接收用于指示内建自检测电路开始对存储单元阵列进行检测的指示信号；
[0048]2)第二输出接口，与内建冗余分析电路连接，被设置为输出用于指示位于静态随机存储器之后的静态随机存储器中的内建自检测电路开始对存储单元阵列进行检测的指不信号。
[0049]可选地，在本实施例中，上述指示信号可以包括但不限于上电信号，其中，上电信号用于指示内建自检测电路开始对存储单元阵列进行检测。
[0050]可选地，在本实施例中，当静态随机存储器包括多个时，上述第一输入接口可以但不限于与位于当前静态存储器之前的静态随机存储器的输出接口连接，其中，连接关系可以包括但不限于以下至少之一:串联、并联。
[0051]具体结合图4所示进行描述，静态随机存储器_1的第二输出接口 404-1与静态随机存储器_2的第一输入接口 402-2串联连接；静态随机存储器_3的第二输出接口 404-3与静态随机存储器_4的第一输入接口 402-4串联连接；静态随机存储器_1的第一输入接口 402-1与静态随机存储器_3的第一输入接口 402-3并联连接。也就是说，如箭头所示接收到上电信号，则将同时通过第一输入接口分别指示静态随机存储器_1和静态随机存储器_3中的内建自检测电路开始对相应的存储单元阵列进行检测。进一步，静态随机存储器_1通过内建冗余分析电路完成对存储单元阵列的修复后，将通过第二输出接口 404-1将已上电的指示信号发送给串联的静态随机存储器_2的第一输入接口 402-2，以指示静态随机存储器_2开始对相应的存储单元阵列进行检测。同样地，静态随机存储器_3也将在通过内建冗余分析电路完成对存储单元阵列的修复后，通过第二输出接口 404-3将已上电的指示信号发送给串联的静态随机存储器_4的第一输入接口 402-4，以指示静态随机存储器_4开始对相应的存储单元阵列进行检测。最后，当静态随机存储器_2和静态随机存储器_4完成对相应的存储单元阵列的修复后，还可以通过第二输出接口分别指示与其连接的静态随机存储器继续进行检测修复。
[0052]通过本申请提供的实施例，通过上述第一输入接口接收用于指示开始对存储单元阵列进行检测的指示信号，并在对存储单元阵列修复后通过第二输出接口发送用于指示下一静态随机存储器对存储单元阵列进行检测的指示信号，从而实现高效完成对存储单元阵列的检测及自修复，减少了大量的系统信号，并降低了系统的集成难度，进而提高静态随机存储器的数据处理效率。
[0053]作为一种可选的方案，上述检测修复电路还包括:
[0054]I)扫描接口电路，连接内建自检测电路和内建冗余分析电路，用于输入或输出内建自检测电路生成的检测信息及内建冗余分析电路生成的修复信息，检测信息用于指示内建自检测电路检测存储单元阵列的检测结果，修复信息用于指示内建冗余分析电路对存储单元阵列的修复结果。
[0055]需要说明的是，在上述场景下，内建自检测电路在检测对应的存储单元阵列是否出错时，将生成相应的检测信息，其中，上述检测信息可以包括但不限于以下至少之一:是否检测、出错地址、是否允许修复，该检测信息用于指示该内建自检测电路检测对应的存储单元阵列的检测结果，内建冗余分析电路在对该对应的存储单元阵列进行修复时，将生成相应的修复信息，其中，上述修复信息可以包括但不限于以下至少之一:是否修复、是否修复完成，该修复信息用于指示该内建冗余分析电路对该对应的存储电源阵列的修复结果。上述检测信息及修复信息可以但不限于通过上述检测修复电路中设置的扫描接口电路输入或输出。
[0056]通过本申请提供的实施例，通过在检测修复电路中设置扫描接口电路，从而实现及时输入或输出对静态随机存储器中的存储单元阵列进行检测修复的检测信息和修复信息。
[0057]具体可以结合以下示例说明修复上述静态随机存储器的修复方法，该方法包括:
[0058]SI，将静态随机存储器切换至上电状态；
[0059]S2，静态随机存储器中的检测修复电路将对存储单元阵列进行检测；
[0060]S3，若检测出存储单元阵列中包括出错地址，则对存储单元阵列进行修复。
[0061]上述检测修复电路可以包括内建自检测(Built-1n Self Test,BIST)电路和内建冗余分析(Built-1n Redundancy Analysis，BIRA)电路，检测修复电路检测对应存储单元阵列的出错地址的方法可以包括=BIST电路向存储单元阵列写入全零后，BIST电路判断逐位读出的数据是否为零；若不是，则BIST电路将出错地址存储到寄存器中，并执行地址自增，继续全零检测，直至完成存储单元阵列空间扫描；然后，BIST电路向存储单元阵列写入全一后，BIST电路判断逐位读出的数据是否为一；若不是，则BIST电路将出错地址存储到寄存器中，并执行地址自增，继续全一检测，直至完成全部存储单元阵列空间扫描。
[0062]需要说明的是，在本实施例中，只是不例性地对BIST电路如何检测存储单兀阵列的出错地址进行说明，并具体采用全零检测及全一检测的方式，需要说明的是，本实施例的检测方法并不限于全零检测和全一检测，还可以选择其它检测方法，本实施例不做限制，进一步地，本实施例的对检测次数也不做限制，还可以检测三次、四次甚至上百次。
[0063]可选地，在本实施例中，BIST电路可以包括但不限于用于控制存储单元阵列，还可以包括但不限于打开和关闭静态随机存储器的错误自检测功能、自修复功能；静态随机存储器是否上电的上电信号可以是由具有发送上电信号能力的单元发送，例如CPU。
[0064]可选地，在本实施例中，上述修复电路中BIST电路也可以将出错地址直接发送至BIRA电路，即BIST电路进行全零检测以及全一检测过程中，如果检测到了出错地址，BIST电路可以将该出错地址发送给BIRA电路，从而实现无需设置单独的寄存器，进一步提高了静态随机存储器的集成度，本实施例对此不作任何限定。
[0065]具体结合图2所示进行如下说明:
[0066]SI，在检测到上电信号后，则由修复电路中BIST电路对SRAM进行检测；
[0067]S2，如果未检测到错误，则结束自检，输出正常结束状态，SRAM转入常规工作模式；
[0068]S3，如果检测到错误，则将出错地址发给BIRA电路进行修复单元分配，并将分析结果保存下来，以对出错的存储单元阵列进行修复，并使再次访问时将出错地址映射到冗余地址；
[0069]S4，对出错的存储单元阵列修复后，BIST模块将再次进行检测，如果检测未出错，输出正常结束状态，SRAM转入常规的工作模式；
[0070]S5，如果出错数量超过可修复数量或修复后依然检测到错误，输出异常结束状态，SRAM转入异常工作模式。
[0071 ] 需要说明的是，如图2所示，上述检测修复电路104中的内建自检测BIST电路202对存储单元阵列102检测后得到的检测信息和内建冗余分析BIRA电路204对存储单元阵列102修复后得到的修复信息将通过图2所示的扫描接口电路206输出。
[0072]通过本申请提供的实施例，通过将检测修复电路与存储单元阵列内置在一个静态随机存储器中提供给用户，以使从系统角度可以只看到标准的静态随机存储器接口，从而与传统结构相比，本实施例中提供的静态随机存储器可以大大降低系统集成的难度，并有效缩短系统的研发周期，提升系统性能，进一步，由于检测修复电路的内置，实现对存储单元阵列直接进行修复，进而解决了现有技术中由于现有技术中的修复电路位于静态随机存储器的外部所导致的数据处理效率低的问题，达到提高数据处理效率的目的。
[0073]本发明提供了一种优选的实施例来进一步对本发明进行解释，但是值得注意的是，该优选实施例只是为了更好的描述本发明，并不构成对本发明不当的限定。
[0074]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种静态随机存储器，其特征在于，包括:存储单元阵列；检测修复电路，与所述存储单元阵列连接，被设置为对所述存储单元阵列进行检测，并 在检测出所述存储单元阵列出错时，修复所述存储单元阵列。2.根据权利要求1所述的静态随机存储器，其特征在于，所述检测修复电路包括:内建自检测电路，被设置为检测所述存储单元阵列中是否包括出错地址；内建冗余分析电路，连接所述内建自检测电路，被设置为对所述存储单元阵列进行修 复。3.根据权利要求2所述的静态随机存储器，其特征在于，还包括:所述内建自检测电路，还被设置为在检测出所述存储单元阵列中包括所述出错地址， 发送修复控制信号给所述内建冗余分析电路；所述内建冗余分析电路，还被设置为响应所述修复控制信号后对所述存储单元阵列进 行修复。4.根据权利要求2所述的静态随机存储器，其特征在于，所述内建冗余分析电路包括: 第一输出接口，被设置为根据所述静态随机存储器的工作状态输出所述静态随机存储器的状态信号，其中，所述状态信号至少用于指示所述静态随机存储器是否处于可访问状〇5.根据权利要求2所述的静态随机存储器，其特征在于，还包括:第一输入接口，与所述内建自检测电路链接，被设置为接收用于指示所述内建自检测 电路开始对所述存储单元阵列进行检测的指示信号；第二输出接口，与所述内建冗余分析电路连接，被设置为输出用于指示位于所述静态 随机存储器之后的静态随机存储器中的所述内建自检测电路开始对所述存储单元阵列进 行检测的指示信号。6.根据权利要求5所述的静态随机存储器，其特征在于，所述指示信号包括上电信号， 其中，所述上电信号用于指示所述内建自检测电路开始对所述存储单元阵列进行检测。7.根据权利要求2所述的静态随机存储器，其特征在于，所述检测修复电路还包括: 扫描接口电路，连接所述内建自检测电路和所述内建冗余分析电路，用于输入或输出所述内建自检测电路生成的检测信息及所述内建冗余分析电路生成的修复信息，所述检测 信息用于指示所述内建自检测电路检测所述存储单元阵列的检测结果，所述修复信息用于 指示所述内建冗余分析电路对所述存储单元阵列的修复结果。8.根据权利要求1所述的静态随机存储器，其特征在于，所述静态随机存储器的连接 方式包括以下至少之一:串联、并联。
【文档编号】G11C11/413GK105989873SQ201510090162
【公开日】2016年10月5日
【申请日】2015年2月27日
【发明人】方伟, 丁艳, 陈双文, 张静, 潘劲东
【申请人】中芯国际集成电路制造(上海)有限公司