采用串联高压隔断的高可靠一次性编程存储器的制造方法
【专利摘要】采用串联高压隔断的高可靠一次性编程存储器，涉及集成电路技术，本发明包括第一MOS管、第二MOS管、反熔丝元件，第一MOS管的栅端接第二连接线，其第一连接端接第二MOS管的栅端及限压器件，第二连接端接第三连接线；第二MOS管的第一连接端接第四连接线，第二连接端接第三连接线；器栅端接限压器件和第一MOS管的第二连接端，其特征在于，还包括一个限压器件，其具有一个控制端和两个连接端，其控制端连接一条控制信号线，其一个连接端通过反熔丝器件接第一连接线，另一个连接端连接第二MOS管的栅端。本发明解决了现有技术的高压冲击所引起的关键路径的器件损坏、退化而难题，避免了可能导致的漏电隐患。
【专利说明】
采用串联高压隔断的高可靠一次性编程存储器
技术领域
[0001] 本发明设及集成电路技术，特别是不挥发存储(NVM)器件和存储单元电路，可应用 于高频和超高频RFID(RadiC) Frequen巧Identification,射频识别）的高可靠、低电压、低 功耗的一次性可编程(One Time Programmable,简称0TP)存储器单元和存储器阵列。
【背景技术】
[0002] 参见图1~3。中国专利201080067067.7公开了一种低电压低功耗存储器，其存储 单元如图1所示。在图1所示的存储单元中，装置1是由MOS管构成的选择器，装置2是由MOS管 构成的检测器，装置4是反烙丝元件。采用4个存储单元4,8，(：，0，构成的存储阵列如图2所 /J、- O
[0003] 在图2中，对单元A编程和对单元A读取，各端口的电压状况如表一所列。
[OflfUl
[0005] 表一
[0006] 英文缩写释义：
[0007] SW=Selected Word line,所选字线，即行选择。
[000引 SB = Selected Bit line,所选位线，即列选择。
[0009] UW = Unselected Word line,未被选择的字线。
[0010] UB = Unselected Bit line,未被选择的位线。
[0011] 运种存储单元和存储阵列的缺陷，可W用图3的存储阵列描述。
[001^ 假设:第m行、第S列的单元A已经编程，接着编程第m行、第巧揃单元B。
[001引在编程单元削寸，由于WPm处于高压5.5V，且单元A中的反烙丝元件Cms已经导通，节 点gms有一个较高的电压（约5.2V)。运个高压加在MOS管Nms的栅极上，会产生一定的破坏。 运种破坏包括:导致MOS管Nms漏电，器件寿命和可靠性也会受到影响产生退化。如果Nms被 破坏，则检测放大器读出数据会受到影响。
【发明内容】
[0014] 本发明所要解决的技术问题是，提供一种解决现有技术的高压冲击问题的存储 器。
[0015] 本发明解决所述技术问题采用的技术方案是，采用串联高压隔断的高可靠一次性 编程存储器，包括第一 MOS管、第二MOS管、反烙丝元件；
[0016] 第一 MOS管的栅端接第二连接线，其第一连接端接第二MOS管的栅端，第二连接端 接第=连接线；
[0017] 第二MOS管的第一连接端接第四连接线，第二连接端接第=连接线；
[0018] 其特征在于，还包括一个限压器件，其具有一个控制端和两个连接端，其控制端连 接一条控制信号线，其一个连接端通过反烙丝器件接第一连接线，另一个连接端连接第二 MOS管的栅端。
[0019] 所述限压器件为第立MOS管。
[0020] 第一 MOS管的第一连接端为漏端，第二连接端为源端；
[0021] 第二MOS管的第一连接端为漏端，第二连接端为源端；
[0022] 第立MOS管的第一连接端为漏端，第二连接端为源端。
[0023] 所述第一 MOS管、第二MOS管、第立MOS管皆为NMOS管，或者皆为PMOS管。
[0024] 本发明解决了现有技术的高压冲击所引起的关键路径的器件损坏、退化而难题， 避免了可能导致的漏电隐患(高压对第二MOS管栅端的冲击），提高了器件的可靠性。
[0025] 由图4所示的4个存储单元A，B，C，D，构成的存储阵列如图5所示。对单元A进行编程 和进行读取，各个端口的电压状况如表2所列。
[0026] 在已经编程的存储单元A中，节点g不再与反烙丝元件直接相连。单元B编程时，单 元A中的节点g电压仅2V，极大减少了高压对单元A中检测器(M0S管2)的冲击破坏，大大提高 了可靠性。进而，化和WS的电压可W从2.5V降到IV。如此整个存储阵列的行解码电路可W减 少面积。
【附图说明】
[0027] 图1为现有的存储单元结构示意图。
[0028] 图2为现有存储单元构成的存储阵列结构示意图。
[0029] 图3为现有存储单元阵列的工作原理图。
[0030] 图4为本发明的实施例1的存储单元结构示意图。
[0031] 图5为本发明的实施例1的存储单元构成的存储阵列示意图。
[0032] 图6为本发明的实施例1的存储单元阵列的工作原理图示意图。
[0033] 图7为本发明的实施例2的存储单元结构示意图。
【具体实施方式】
[0034] 实施例1:参见图4~6。
[0035] 采用串联高压隔断的高可靠一次性编程存储器，包括第一 MOS管（1)、第二MOS管 (2)、反烙丝元件(4);
[0036] 第一 MOS管（1)的栅端接第二连接线(WS )，其第一连接端接第二MOS管(2)的栅端及 限压器件的第二连接端，其第二连接端接第=连接线(BL);
[0037] 第二MOS管(2)的第一连接端接第四连接线(BR)，第二连接端接第S连接线(BL);
[0038] 还包括一个限压器件，其具有一个控制端和两个连接端，其控制端连接一条控制 信号线(WB)，其第一连接端通过反烙丝器件(4)接第一连接线(WP)，第二连接端连接第二 MOS管(2)的栅端及第一 MOS管的第一连接端
[0039] 所述限压器件为第立MOS管(3)。
[0040] 第一 MOS管（1)的第一连接端为漏端，第二连接端为源端；
[0041 ]第二MOS管(2)的第一连接端为漏端，第二连接端为源端；
[0042 ]第立MOS管(3)的第一连接端为漏端，第二连接端为源端。
[0043] 所述第一 MOS管(1 )、第二MOS管(2 )、第立MOS管(3)皆为NMOS管，或者皆为PMOS管。
[0044] 本实施方式采用对称型的MOS管，源极和漏极可W互换，本文中的连接端是指源极 或者漏极，控制端为栅极。
[0045] 本发明的第SMOS管处于常开状态，编程时在栅端提供一个合适的电压（如2.5V) 就能限制第二MOS管栅端电压。
[0046] 图5是用图4所示存储单元构成的存储阵列，包含A，B，C和D，共4个存储单元。单元A 编程和读取时，各端口的电压状态如表二所列。
[0047]
[004引 表二
[0049] 作为例证，用图6描述本发明的存储阵列（图5)的工作。
[0050] 在读取时，信号控制线WB上的电压一直为IV，读取方式与现有电路没有区别。在编 程时，信号控制线WB上的电压为2.5V。
[0051] 在图6中，第m行、第S列单元A已经编程。反烙丝器件Cms处于导通状态。当对第m行、 第t列单元B实施编程时，在WPm上施加编程电压(5.5v)，信号控制线WB上的电压为2.5V。编 程电压经过处于通导状态的Cms后，在保护器件Dms的漏端电压仍然在5vW上，但是在Dms的 源端，即节点gms上的电压仅2V，极大减少了编程高压WPm对Mms的冲击破坏。
[0052] 由于消除了Mms被损害的隐患，进一步的改善是，化和WS的电压可W从2.5V降到 IV。如此整个存储阵列的行解码电路可W减少面积。
[0053] 本发明的实施例2:参见图7。
[0054] 本实施例与实施例1的区别在于，本实施例WPMOS管实现。单元A编程和读取时，其 电压表如表=:
[0化5] LUWU」 4'C 二
[0057]在本文的披露范围内，各种操作电压都是可能的，取决于存储单元中MOS管的类型 和制造工艺的水平，存储单元中MOS管可能是P型，N型，或者混合型，操作电压的电平必须适 应特定的工艺，并且或正或负。表1、表2和图5中的电压数值仅仅是一个实施方式。在本文的 披露范围内，其他的实施方式中可能会有不同的操作电压数值。
[005引本说明书已经详细说明了本发明的原理及必要技术细节，任何基于本发明原理的 各种实施例皆属本发明的权利范围。
【主权项】
1. 采用串联高压隔断的高可靠一次性编程存储器，包括第一 MOS管（1)、第二MOS管(2)、 反恪丝元件(4)， 第一MOS管（1)的栅端接第二连接线(WS)，其第一连接端接第二MOS管(2)的栅端及限压 器件，第二连接端接第三连接线(BL); 第二MOS管（2)的第一连接端接第四连接线(BR)，第二连接端接第三连接线(BL);器栅 端接限压器件和第一 MOS管的第二连接端； 其特征在于，还包括一个限压器件，其具有一个控制端和两个连接端，其控制端连接一 条控制信号线(WB)，其一个连接端通过反熔丝器件(4)接第一连接线(WP)，另一个连接端连 接第二MOS管(2)的栅端。2. 如权利要求1所述的采用串联高压隔断的高可靠一次性编程存储器，其特征在于，所 述限压器件为第三MOS管(3)。3. 如权利要求2所述的高可靠一次性编程存储器，其特征在于， 第一 MOS管（1)的第一连接端为漏端，第二连接端为源端； 第二MOS管(2)的第一连接端为漏端，第二连接端为源端； 第三MOS管(3)的第一连接端为漏端，第二连接端为源端。4. 如权利要求2所述的采用串联高压隔断的高可靠一次性编程存储器，其特征在于，所 述第一 MOS管（1 )、第二MOS管(2 )、第三MOS管(3)皆为NMOS管，或者皆为PMOS管。5. 如权利要求2所述的采用串联高压隔断的高可靠一次性编程存储器，其特征在于，所 述第一 MOS管（1 )、第二MOS管(2 )、第三MOS管(3)皆为对称型MOS管。
【文档编号】G11C17/16GK105957555SQ201610319224
【公开日】2016年9月21日
【申请日】2016年5月13日
【发明人】彭泽忠, 毛军华, 廖旭阳
【申请人】四川凯路威电子有限公司