专利名称：高电源抑制比的单端供电前置放大器的利记博彩app
技术领域：
本发明涉及使用磁阻传感器的磁介质存储系统中的放大器领域。特别是，本发明涉及在磁存储系统中放大从磁阻传感器接收的信号的低噪声放大器领域。
为了从磁介质存储系统中读取所记录的数据，包括一个磁阻传感器的读/写头通过磁介质并将磁变化转变成极性变化的模拟信号脉冲。这个模拟信号然后被磁介质存储系统内的前置放大器级放大并提供给读通道电路由其解码以复制该数字数据，读通道电路包括在一个一般置于主机系统主板上的电路内。
前置放大器电路一般包括在存储介质系统内部连接的读/写芯片中。典型地，读/写芯片以表面封装形式封装。读/写芯片的设计一般受到这样的规定限制尽可能最少量地散失功率及尽可能最少地给信号添加伪电噪声。读/写头从磁介质提取的较小的信号也可能伴随着通过容性或感性耦合而引入的伪信号以及宽带噪声。
提供给读通道电路的信号质量对于读输出信号与从磁介质读出的数据之间的一致性相当重要。保持从磁介质系统通过读通道输出的信号质量以便得到从存储介质读出的数据的真正数字表示是重要的。包括在从存储介质系统输出的信号内的任何噪声可能影响从读通道输出的数字读输出信号的质量并产生从磁介质读取信息的传输中的错误。
一个用于磁阻传感器的低电压、低功率放大器在于1993年12月14日颁发给Jove等人的U.S.专利No.5,270,882中讲述。这个放大器具有单端输入，没有共模抑制，为了同时偏置和放大磁存储系统中磁阻元件产生的信号。
图1中说明了Jove等人所讲述的放大器电路的原理图。该放大器电路包括磁阻(MR)元件MR，从磁介质中传感二进制数据。MR元件的电阻随着磁介质中磁感的变化而变化。MR元件的第一端接地。MR元件的第二端与一个npn晶体管Q1的射极相连。晶体管Q1的集电极与一个npn晶体管Q2的射极和一个pnp晶体管Q3的集电极相连。电源V1的第一端接地。电源V1的第二端与晶体管Q2的基极相连。
晶体管Q2的集电极与电阻R1的第一端和跨导放大器g0的负输入相连。电阻R1的第二端连接到电源电压Vcc。放大器g0的正输入连接到跨导放大器g1的正输入和参考电压源Vref的第一端。参考电压源Vref的第二端连接到电源电压Vcc。放大器g0的输出连接到晶体管Q1的基极和电容C1的第一端。电容C1的第二端接地。放大器g1的负输入连接到晶体管Q3的射极和电阻R2的第一端。放大器g1的输出连接到晶体管Q3的基极和电容C2的第一端。电容C2的第二端和电阻R2的第二端连接到电源电压Vcc。
图1放大器电路的增益由电阻R1设定。晶体管Q1的射极给MR元件提供偏置电流。放大器电路的输出电压信号Vout作为电阻R1第一端和参考电压Vref第一端之间的电压差来提供。当MR元件同时被来自晶体管Q1的偏置电流偏置时，输出电压信号Vout对应于MR元件所提供的输入信号电流的放大版本。
参考电压Vref通过反馈电路设置经过电阻R1的预定电流。这个反馈电路包括前向增益通路和反向增益通路。反向增益通路包括跨导放大器g0。前向增益通路包括晶体管Q1、电阻R1和MR元件。跨导放大器g0放大由参考电压Vref和电阻R1第一端电平之间的差值所代表的输出电压信号Vout。跨导放大器g0所产生的输出信号用于控制通过电容C1建立起来的电荷电平。通过电容C1的电荷电平控制晶体管Q1的操作，提供给MR元件的电流经过Q1。
第二个反馈电路用于经过晶体管Q1对MR元件提供附加的偏置电流。这允许放大器电路对MR元件提供较大的偏置电流。此外，电路的前向增益也增加了。跨导放大器g1放大参考电压Vref和电阻R2第一端电平之间的差值，产生经过晶体管Q3的控制电流。跨导放大器g1的这个输出用于控制在电容C2上建立的电荷电平，该电平控制晶体管Q3的工作。晶体管Q3将电容C2上的控制电压转换为提供给晶体管Q2射极的控制电流。这个控制电流经过晶体管Q1提供给MR元件。配置晶体管Q2是防止这个控制电流流到电阻R1。因为从晶体管Q2射极所看到的晶体管Q3的阻抗远大于晶体管Q2射极的阻抗，几乎所有起源于MR元件的ac信号电流都被导向电阻R1，这样MR元件的所有信号电流都流经电阻R1。
在图1的放大器电路中，晶体管Q2的基极经过电压源V1参考于地。但是，连接到晶体管Q2集电极的电阻R1和连接到晶体管Q2射极的晶体管Q3参考于电源电压Vcc，它们都对晶体管Q2提供电流。由于电源电压Vcc的电平波动，电阻R1第一端的电平和晶体管Q3的操作将受到影响，从而改变提供给晶体管Q2的电流电平。但是，因为电阻R1和晶体管Q3参考于电源电压Vcc时，晶体管Q2基极的参考于地，因此这种设计将引起失真并使放大器电路产生较差的电源抑制。
从节点A看，对地而言，在晶体管Q2处，图1放大器电路的输出阻抗由下式表示rout＝ro2(1+gmQ2ro1)这里ro1是晶体管Q1与晶体管Q3并联时所取的输出阻抗。在节点B，从晶体管Q2的射极对晶体管Q3的集电极来看，DC电流由晶体管Q3和电阻R2产生。因此晶体管Q2不在DC环路中。
所需要的是一种比Jove等人所讲述的放大器具有更高的电源抑制比的单端放大器电路。还需要的是提供较大的输出阻抗的放大器电路。
在磁介质存储系统中使用的一种单端输入放大器电路包括同时偏置和放大磁阻元件产生的信号的电路。放大器接收来自单端电源的功率。包括一个第一电阻，设置放大器的增益并提供与磁阻元件所产生的信号相对应的输出信号。第一反馈电路产生提供给磁阻元件的第一偏置电流。第一反馈电路包括第一跨导放大器，放大输出信号和参考电压之间的差值。第二反馈电路产生提供给磁阻元件的第二偏置电流。第二反馈电路包括第二跨导放大器，放大参考电压和从两个电阻中间节点所取的电压信号之间的差值。一个晶体管在接收电路和控制第一电阻之间相连，控制第一电阻产生输出信号。该晶体管被第二跨导放大器的输出和第一电容所控制。第一电阻、该晶体管和第二反馈电路都参考于单端电源，提供一个增加的电源抑制比。第二偏置电流经过两个电阻提供，因此增加了放大器电路的输出阻抗。
图1说明了现有技术的磁阻传感器所用的单端放大器电路的原理图；图2说明了根据本发明的单端放大器电路的原理图；图3说明了本发明的单端放大器电路的优选实施例的详细原理图。
图2中说明了本发明的单端放大器的优选实施例的原理图。MR元件的第一端接地。MR元件的第二端连接到一个npn晶体管Q1的射极。晶体管Q1的集电极连接到一个npn晶体管Q2的射极和电阻R3的第一端。晶体管Q2的集电极连接到电阻R1的第一端和跨导放大器g0的负输入。电阻R1的第二端接于电源电压Vcc。放大器g0的正输入连接到跨导放大器g1的正输入和参考电压源Vref的第一端。参考电压源Vref的第二端接于电源电压Vcc。放大器g0的输出连接到晶体管Q1的基极和电容Cext的第一端。电容Cext的第二端接地。放大器g1的负输入接于电阻R3的第二端和电阻R2的第一端。电阻R2的第二端接于电源电压Vcc。跨导放大器g1的输出连接到电容C2的第一端和晶体管Q2的基极。电容C2的第二端连接到电源电压Vcc。
在本发明的放大器中，包括在图1放大器电路中的晶体管Q3和电压源V1被去掉了。放大器电路的增益由电阻R1设置。偏置电流经过晶体管Q1的射极提供给MR元件。放大器电路的输出电压信号Vout作为电阻R1第一端和参考电压Vref第一端之间的电压差来提供。当MR元件同时被来自晶体管Q1的偏置电流偏置时，输出电压信号Vout对应于MR元件所提供的输入信号电流的放大版本。
参考电压Vref通过反馈电路设置经过电阻R1的预定电流，该反馈电路仍然包括前向增益通路和反向增益通路。反向增益通路包括跨导放大器g0。跨导放大器g0放大由参考电压Vref和电阻R1第一端电平之间的差值所代表的输出电压信号Vout。跨导放大器g0所产生的输出信号用于控制通过电容Cext建立起来的电荷电平。通过电容Cext的电荷电平控制晶体管Q1的操作和提供给MR元件的电流大小。前向增益通路包括电阻R1、晶体管Q1和MR元件。
第二个反馈电路用于经过晶体管Q1对MR元件提供附加的偏置电流。跨导放大器g1放大参考电压Vref和电阻R2第一端电平之间的差值，控制晶体管Q2的操作。跨导放大器g1的输出用于控制在电容C2上建立的电荷电平，该电平控制晶体管Q2的操作。
本发明的放大器电路的DC电流经过电阻R2和R3提供。晶体管Q2也在DC环路中。在本发明的放大器电路中，晶体管Q2的基极，经过跨导放大器g1和电容C2，参考于电压源Vcc。连接于晶体管Q2集电极的电阻R1也连接到电源电压Vcc。连接到晶体管Q2射极的电阻R3也经过电阻R2连接到电源电压Vcc。因此，当电源电压Vcc的电平波动时，电阻R1提供的电流电平、流经电阻R2和R3的电流电平以及晶体管Q2的操作都将成比例地波动，抵消了失真并在输出电压Vout处提供了一个不变的响应。因此，由于电源电压Vcc电平中固有的变化而引入放大器电路的噪声就较少，从而提供了较高的电源抑制比。
本发明放大器电路的输出阻抗由于跨导放大器g1对晶体管Q2的控制而增加了。从节点A对地来看，本发明的放大器电路的输出阻抗由下式表示rout＝ro2(1+Ag1gmQ2ro1)因此，由于跨导放大器g1的dc增益Ag1，输出阻抗rout比图1的放大器电路增加了。
本发明的单端放大器电路的优选实施例的详细原理图在图3中说明。
本发明的单端放大器电路被设计为包括在磁介质存储系统中，这里使用一个MR元件从磁介质中读出数据。本发明的放大器电路放大MR元件读取的信号并将其提供为输出信号Vout。本发明的放大器电路被配置为向读通道电路提供输出信号Vout，以数字格式复制从磁介质中读出的数据。
当本发明的优选实施例被说明并描述为使用二极晶体管的集成电路，对于本领域的一般技术人员来说，显然本发明的电路可以使用另一种器件技术来实现，包括但不仅限于CMOS、MOS、分立元件和ECL。对于本领域的技术人员来说，显然不同的逻辑电路配置可以替代上述逻辑电路执行优选实施例的功能。
根据特定实施例及其细节描述了本发明，以便有利于理解本发明的结构和操作的原则。这里这样参考特定实施例以及其中的细节不是为了限制这里所附的权利要求的范围。对本领域的技术人员来说很显然的是，选做说明的实施例中可以进行修改而不背离本发明的精神和范围。
权利要求
1.同时偏置和放大磁阻元件对应于从磁介质中读取的数据而产生的信号的放大器电路，该放大器电路配置为从单端电源电压源接收功率，并包括a.一个接收电路，配置为接收磁阻元件产生的信号；b.第一电路元件，设置放大器电路的增益并提供对应于磁阻元件所产生的信号的输出信号；c.连接到单端电源电压的参考电压；d.第一偏置电路，对磁阻元件提供第一偏置电流，该第一偏置电路被输出信号和参考电压之间的第一电压差控制；e.第二偏置电路，对磁阻元件提供第二偏置电流，该第二偏置电路被第一电压电平和参考电压之间的第二电压差控制；以及f.第一晶体管，在接收电路和第一电路元件之间连接，控制第一电路元件的输出信号产生，这里的第一电路元件、晶体管和第二偏置电路都参考于单端电源电压，提供增加的电源抑制比。
2.权利要求1所述的放大器电路，其特征在于第一电路元件是一个电阻。
3.权利要求2所述的放大器电路，其特征在于第一偏置电路包括一个第一跨导放大器和一个第一电容。
4.权利要求3所述的放大器电路，其特征在于第二偏置电路包括一个第二跨导放大器和一个第二电容，并且其中的第二跨导放大器在第二电容上建立第二电荷，第二电荷用于控制第一晶体管的操作。
5.权利要求4所述的放大器电路，其特征在于还包括一个第二电阻，在第一晶体管和磁阻元件之间连接，其中第一和第二偏置电流经过第二电阻提供给磁阻元件。
6.一个磁介质存储系统包括a.一个磁介质；b.一个磁阻元件，产生对应于磁介质上存储的信息的信号；c.一个单端电源电压源；以及d.一个连接到单端电源电压源和磁阻元件的放大器电路，用于同时偏置和放大磁阻元件产生的信号，该电路包括i.一个第一电路元件，设置放大器电路的增益并提供对应于磁阻元件所产生的信号的输出信号；ii.连接到单端电源电压的参考电压；iii.第一偏置电路，对磁阻元件提供第一偏置电流，该第一偏置电路被输出信号和参考电压之间的第一电压差控制；iv.第二偏置电路，对磁阻元件提供第二偏置电流，该第二偏置电路被第一电压电平和参考电压之间的第二电压差控制；以及v.第一晶体管，在接收电路和第一电路元件之间连接，控制第一电路元件的输出信号产生，这里的第一电路元件、晶体管和第二偏置电路都参考于单端电源电压，提供增加的电源抑制比。
7.权利要求6所述的磁介质存储系统，其特征在于第一电路元件是一个电阻。
8.权利要求7所述的磁介质存储系统，其特征在于第一偏置电路包括一个第一跨导放大器和一个第一电容。
9.权利要求8所述的磁介质存储系统，其特征在于第二偏置电路包括一个第二跨导放大器和一个第二电容，并且其中的第二跨导放大器在第二电容上建立第二电荷，第二电荷用于控制第一晶体管的操作。
10.权利要求9所述的磁介质存储系统，其特征在于还包括一个第二电阻，在第一晶体管和磁阻元件之间连接，其中第一和第二偏置电流经过第二电阻提供给磁阻元件。
11.同时偏置和放大磁阻元件对应于从磁介质中读取的数据而产生的信号的放大器电路，该放大器电路配置为从单端电源电压源接收功率，并包括a.一个接收电路，配置为接收磁阻元件产生的信号；b.第一电阻，具有连接到单端电源电压源的第一端；c.第一晶体管，具有连接到磁阻元件的射极；d.第二晶体管，具有连接到第一晶体管集电极的射极和连接到第一电阻第二端的集电极；e.第一电容，具有连接到第一晶体管基极的第一端且第二端接地；f.第二电容，具有连接到单端电源电压源的第一端和连接到第二晶体管基极的第二端；g.连接到单端电源电压源的参考电压源；h.第一跨导放大器，具有连接到第一电阻第二端和第二晶体管集电极的第一输入，连接到参考电压的第二输入以及连接到第一晶体管基极和第一电容第一端的输出；i.第二电阻，具有连接到单端电源电压源的第一端；j.第三电阻，具有连接到第二电阻第二端的第一端和连接到第二晶体管射极和第一晶体管集电极的第二端；以及k.第二跨导放大器，具有连接到第一跨导放大器第二输入和参考电压的第一输入，连接到第二电阻第二端和第三电阻第一端的第二输入以及连接到第二电容第二端和第二晶体管基极的输出。
全文摘要
在磁介质存储系统中使用的一种单端输入放大器电路包括同时偏置和放大磁阻元件产生的信号的电路。放大器接收来自单端电源的功率。包括一个第一电阻。第一反馈电路产生提供给磁阻元件的第一偏置电流。第一反馈电路包括第一跨导放大器。第二反馈电路产生提供给磁阻元件的第二偏置电流。第二反馈电路包括第二跨导放大器。一个晶体管在接收电路和控制第一电阻之间相连。第一电阻、该晶体管和第二反馈电路都参考于单端电源，提供一个增加的电源抑制比。第二偏置电流经过两个电阻提供，因此增加了放大器电路的输出阻抗。
文档编号G11B5/39GK1164776SQ9710455
公开日1997年11月12日 申请日期1997年3月25日 优先权日1996年3月25日
发明者M·纳耶比, M·穆斯巴, 小路法男 申请人:索尼电子有限公司