一种多路音频合并数字录音电路的利记博彩app
【专利摘要】本实用新型提供一种多路音频合并数字录音电路，该录音电路包括音频合并电路、音频数字化电路、微处理器、存储电路和若干个音频输入接口，所述若干个音频输入接口的输出端通过音频合并电路与音频数字化电路的输入端连接，所述音频数字化电路的输出端与微处理器的输入端连接，所述微处理器的输出端与存储电路的输入端连接。本实用新型设计合理、成本低廉，能够有效进行多路音频录音并存储，减小了录音电路面积，降低了多路录音时的微处理器占用率，从而降低了成本。
【专利说明】一种多路音频合并数字录音电路
【技术领域】
[0001]本实用新型涉及多路录音应用的PCM编码电路【技术领域】，具体是一种多路音频合并数字录音电路。
【背景技术】
[0002]数字录音已经应用在很多领域，传统的多路数字录音需要每一路单独处理，单独进行PCM编码存储，这样不仅会增加录音电路的面积，而且存储的录音文件也很大，微处理器的占用也很大。
实用新型内容
[0003]本实用新型的目的在于提供一种多路音频合并数字录音电路，该录音电路设计合理、成本低廉，能够有效进行多路音频录音并存储，同时还能够减小录音电路面积，降低多路录音时的微处理器占用率。
[0004]本实用新型的技术方案为:
[0005]一种多路音频合并数字录音电路，该录音电路包括音频合并电路、音频数字化电路、微处理器、存储电路和若干个音频输入接口，所述若干个音频输入接口的输出端通过音频合并电路与音频数字化电路的输入端连接，所述音频数字化电路的输出端与微处理器的输入端连接，所述微处理器的输出端与存储电路的输入端连接。
[0006]所述的多路音频合并数字录音电路，所述音频合并电路包括加法电路、放大电路和若干个电压跟随电路，所述电压跟随电路与音频输入接口数量相等，每个电压跟随电路的同相输入端连接一个音频输入接口，其输出端连接加法电路的同相输入端，所述加法电路的输出端与放大电路的反相输入端连接，所述放大电路的输出端通过隔直电容与音频数字化电路的输入端连接。
[0007]所述的多路音频合并数字录音电路，所述音频数字化电路包括PCM编码电路、移位寄存器、晶振电路、计数器、JK触发器和与非门电路，所述JK触发器由第一 JK触发器和第二 JK触发器构成；所述PCM编码电路的音频输入端与音频合并电路的输出端连接，所述PCM编码电路的输出端与移位寄存器的输入端连接，所述移位寄存器的输出端与微处理器的输入端连接；
[0008]所述晶振电路的输出端连接计数器的振荡时钟信号输入端，所述计数器的第一振荡时钟信号输出端连接第二 JK触发器的时钟信号输入端，所述计数器的第二振荡时钟信号输出端分别连接PCM编码电路的位时钟信号输入端和与非门电路的一个输入端，所述计数器的第一 Q输出端连接第二 JK触发器的K输入端，所述计数器的第二 Q输出端连接第一JK触发器的时钟信号输入端；
[0009]所述第一 JK触发器的J输入端连接到电源电压，其K输入端接地，其Q输出端连接第二 JK触发器的J输入端，其清零输入端连接第二 JK触发器的Q非输出端；所述第二 JK触发器的清零输入端连接到电源电压，其Q输出端分别连接微处理器的中断信号输入端、PCM编码电路的帧同步信号输入端和与非门电路的另一个输入端，所述与非门电路的输出端连接移位寄存器的时钟信号输入端。
[0010]所述的多路音频合并数字录音电路，所述PCM编码电路由PCM编码器及其外围电路构成，所述PCM编码器选用单路语音PCM编解码芯片。
[0011]所述的多路音频合并数字录音电路，所述移位寄存器选用带锁存输出的8位移位寄存器芯片。
[0012]所述的多路音频合并数字录音电路，所述计数器选用带振荡器的14位异步二进制计数器芯片。
[0013]所述的多路音频合并数字录音电路，所述JK触发器选用带清除端的双JK触发器
-H-* I I
心/T O
[0014]本实用新型设计合理、成本低廉，能够有效进行多路音频录音并存储，减小了录音电路面积，降低了多路录音时的微处理器占用率，从而降低了成本。
【专利附图】
【附图说明】
[0015]图1是本实用新型的结构示意图；
[0016]图2是本实用新型的多路音频输入接口和音频合并电路结构图；
[0017]图3是本实用新型的音频数字化电路结构图。
[0018]
【具体实施方式】
[0019]下面结合附图进一步说明本实用新型。
[0020]如图1所示，一种多路音频合并数字录音电路，包括若干个音频输入接口 1、音频合并电路2、音频数字化电路3、微处理器4和存储电路5，若干个音频输入接口 I的输出端与音频合并电路2的输入端连接，音频合并电路2的输出端与音频数字化电路3的输入端连接，音频数字化电路3的输出端与微处理器4的输入端连接，微处理器4的输出端与存储电路5的输入端连接。多路音频由音频输入接口 I输入，输入的音频经由音频合并电路2合并成单路音频，并输出至音频数字化电路3，音频数字化电路3将经过PCM编码的音频数据传输至微处理器4进行处理，微处理器4将数字化后的音频文件保存到存储电路5中。
[0021]如图2所示，音频合并电路2包括若干个电压跟随电路21、加法电路22和放大电路23，电压跟随电路21与音频输入接口 I数量相等，每个电压跟随电路21的同相输入端连接一个音频输入接口 I。以第一路为例，音频输入接口 I包括隔直电容Cl、分压电阻Rl和R2，电压跟随电路21包括电压跟随器U1A，分压电阻Rl的一端连接到电源电压VCC，另一端与分压电阻R2的一端连接，分压电阻R2的另一端接地，隔直电容Cl的一端连接到输入的第一路音频信号，另一端连接到分压电阻Rl与R2之间的节点；分压电阻Rl与R2之间的节点连接到电压跟随器UlA的同相输入端。
[0022]加法电路22由加法器U2及其外围电路构成，图2中示出的四路音频信号分别经由电压跟随器U1A、U1B、U1C、UlD和电阻R3、R6、R9、R12汇合至加法器U2的同相输入端，加法器U2的反相输入端通过串接的电阻R15和R13连接到电源电压VCC，通过串接的电阻R15和R14接地，通过电阻R16连接到其输出端。放大电路23由放大器U3及其外围电路构成，放大器U3的同相输入端通过电阻R17连接到电源电压VCC，通过电阻R18接地；放大器U3的反相输入端通过电阻R19连接加法器U2的输出端，通过可调电阻RJl连接其输出端；放大器U3的输出端通过隔直电容C5连接音频数字化电路3的输入端。
[0023]如图3所示，音频数字化电路3包括PCM编码电路31、移位寄存器32、晶振电路33、计数器34、JK触发器35和与非门电路36，JK触发器35由第一 JK触发器351和第二JK触发器352构成。PCM编码电路31由PCM编码器U4及其外围电路构成，PCM编码器U4选用单路语音PCM编解码芯片。PCM编码器U4的音频输入端通过电容C6连接音频合并电路2的输出端，PCM编码器U4的输出端与移位寄存器32的输入端连接，移位寄存器32的输出端与微处理器4的输入端连接。移位寄存器32选用带锁存输出的8位移位寄存器芯片，计数器34选用带振荡器的14位异步二进制计数器芯片，JK触发器35选用带清除端的双JK触发器芯片。
[0024]晶振电路33的输出端连接计数器34的振荡时钟信号输入端，计数器34的第一振荡时钟信号输出端连接第二 JK触发器352的时钟信号输入端，计数器34的第二振荡时钟信号输出端分别连接PCM编码器U4的位时钟信号输入端和与非门电路36的一个输入端，计数器34的Q4输出端连接第二 JK触发器352的K输入端，计数器34的Q8输出端连接第一 JK触发器351的时钟信号输入端。
[0025]第一 JK触发器351的J输入端连接到电源电压VCC，第一 JK触发器351的K输入端接地，第一 JK触发器351的Q输出端连接第二 JK触发器352的J输入端，第一 JK触发器351的清零输入端连接第二 JK触发器352的Q非输出端。第二 JK触发器352的清零输入端连接到电源电压VCC，第二 JK触发器352的Q输出端分别连接微处理器4的中断信号输入端、PCM编码器U4的巾贞同步信号输入端和与非门电路36的另一个输入端,与非门电路36的输出端连接移位寄存器32的时钟信号输入端。
[0026]经过音频合并电路2合并后的音频再经过电容C6输入至PCM编码器U4，经过编码的串行PCM信号再经过移位寄存器32变成8位宽的并行数据输出至微处理器4，晶振电路33与计数器34和JK触发器35构成分频电路，分频得到PCM采样需要的2.048MHz和8KHz信号，其中，2.048MHz是发送和接收的位时钟，8KHz是发送和接收的帧同步信号，同时，8KHz经过电阻R25和R26的分压输出至微处理器4，作为中断信号使用，2.048MHz和8KHz的与非信号作为移位寄存器32的时钟信号。
[0027]以上所述实施方式仅仅是对本实用新型的优选实施方式进行描述，并非对本实用新型的范围进行限定，在不脱离本实用新型设计精神的前提下，本领域普通技术人员对本实用新型的技术方案作出的各种变形和改进，均应落入本实用新型的权利要求书确定的保护范围内。
【权利要求】
1.一种多路音频合并数字录音电路，其特征在于:该录音电路包括音频合并电路、音频数字化电路、微处理器、存储电路和若干个音频输入接口，所述若干个音频输入接口的输出端通过音频合并电路与音频数字化电路的输入端连接，所述音频数字化电路的输出端与微处理器的输入端连接，所述微处理器的输出端与存储电路的输入端连接。
2.根据权利要求1所述的多路音频合并数字录音电路，其特征在于:所述音频合并电路包括加法电路、放大电路和若干个电压跟随电路，所述电压跟随电路与音频输入接口数量相等，每个电压跟随电路的同相输入端连接一个音频输入接口，其输出端连接加法电路的同相输入端，所述加法电路的输出端与放大电路的反相输入端连接，所述放大电路的输出端通过隔直电容与音频数字化电路的输入端连接。
3.根据权利要求1所述的多路音频合并数字录音电路，其特征在于:所述音频数字化电路包括PCM编码电路、移位寄存器、晶振电路、计数器、JK触发器和与非门电路，所述JK触发器由第一 JK触发器和第二 JK触发器构成；所述PCM编码电路的音频输入端与音频合并电路的输出端连接，所述PCM编码电路的输出端与移位寄存器的输入端连接，所述移位寄存器的输出端与微处理器的输入端连接； 所述晶振电路的输出端连接计数器的振荡时钟信号输入端，所述计数器的第一振荡时钟信号输出端连接第二 JK触发器的时钟信号输入端，所述计数器的第二振荡时钟信号输出端分别连接PCM编码电路的位时钟信号输入端和与非门电路的一个输入端，所述计数器的第一 Q输出端连接第二 JK触发器的K输入端，所述计数器的第二 Q输出端连接第一 JK触发器的时钟信号输入端； 所述第一 JK触发器的J输入端连接到电源电压，其K输入端接地，其Q输出端连接第二 JK触发器的J输入端，其清零输入端连接第二 JK触发器的Q非输出端；所述第二 JK触发器的清零输入端连接到电源电压，其Q输出端分别连接微处理器的中断信号输入端、PCM编码电路的帧同步信号输入端和与非门电路的另一个输入端，所述与非门电路的输出端连接移位寄存器的时钟信号输入端。
4.根据权利要求3所述的多路音频合并数字录音电路，其特征在于:所述PCM编码电路由PCM编码器及其外围电路构成，所述PCM编码器选用单路语音PCM编解码芯片。
5.根据权利要求3所述的多路音频合并数字录音电路，其特征在于:所述移位寄存器选用带锁存输出的8位移位寄存器芯片。
6.根据权利要求3所述的多路音频合并数字录音电路，其特征在于:所述计数器选用带振荡器的14位异步二进制计数器芯片。
7.根据权利要求3所述的多路音频合并数字录音电路，其特征在于:所述JK触发器选用带清除端的双JK触发器芯片。
【文档编号】G11C7/16GK204155611SQ201420592453
【公开日】2015年2月11日 申请日期:2014年10月14日 优先权日:2014年10月14日
【发明者】魏臻, 黄守强, 倪璞, 陆阳, 汤俊, 徐伟, 王洪军, 邱竹中 申请人:合肥工大高科信息科技股份有限公司