专利名称：一种标准逻辑工艺兼容的差分架构nvm存储器单元的利记博彩app
技术领域：
本发明涉及ー种差分架构NVM存储器単元，具体涉及ー种标准逻辑エ艺兼容的差分架构NVM存储器単元。
背景技术：
我们一般把存储器分为两类:一种是易失性，即存储器在系统关闭后立即失去存储在其中的信息，他需要持续的电源供应以维持数据；另ー种就是非易失性，它在系统关闭或者无电源状态时仍能保留数据信息。大部分存储器都属于非易失性存储器。一个传统的非易失性存储器就是ー个MOS管，该管拥有ー个栅扱，一个源极和一个漏扱。区别于其他MOS管的是，他的栅极包含两个部分:浮栅和控制柵。浮栅介于栅氧化层和极氧化层之间，极氧化层用于隔绝浮柵。控制栅与浮栅之间是栅氧化层，控制栅与外部电极相连。浮栅型非易失性存储器是通过将电荷保存在浮栅中，以改变管子的阈值电压，从而实现对数据信息的存储。但是浮栅型的非易失性存储器的制造需要采用特殊エ艺，他有别于目前SoC制造过程中采用的主流的逻辑エ艺，因此其开发和研制成本大大增加，设计的风险性和复杂度提高，其价格也必然高于逻辑SoC，不利于大規模的生产制造。近年来，很多公司和个人提出了很多兼顾设计非易失性存储器的特殊エ艺和标准逻辑エ艺的SoC解决方案。在专利US6678190中，eMemory公司提出了一种单多晶硅栅0TP。该结构采用热载流子注入CHEI的原理实现编程。该架构的缺点是没有电可擦除能力，只可以用紫外线UV实现擦除。在专利US6617637中，eMemory公司提出了ー种和US6678190中串联晶体管型架构MTP，该架构与之前的区别在于浮栅的漏极部分具有高掺杂的N型区形成于浅P型区中。该架构也采用CHEI来实现编程，擦除操作则是将空穴以带对带穿隧BTBT注入浮柵。但该架构的不足在于因为存在较浅的P型区或是较深的N型区，跟传统的CMOSエ艺有区別。专利CN101373634中，给出了ー种非常常见的NVM架构。这种架构的NVM通常包括三个部分:编程晶体管，选择晶体管以及擦除晶体管，这类架构，通常把编程管和选择传输管串联，擦除管和编程管共享浮栅，以电容变化控制浮栅电荷变化。他们通常采用晶体管的沟道或者其他物理效应实现激活编程和擦除操作，以FN穿隧机理为主。但是，为了避免高电平操作时的闩锁效应，不得不把晶体管设计成大尺寸，但是大尺寸的管子不可避免地引起内部电容的増大，其产生非线性电容直接影响存储器的存储特性。在最近几年，关于更多管子的NVM结构也被发明出来。在专利US7164606和CN102741825A中，发明人提出了ー种新型的四管NVM结构，其四管共享浮栅，两个管子以电容接法接入，分别作为控制晶体管和擦除晶体管，另外两个管子则采用读写分开的方式来分别实现编程读写操作。专利CN102741936A还给出了一种五管的NVM结构。但这些结构都受着晶体管尺寸和寄生效应的影响，其带来的成本和可靠性的限制是制约这种结构NVM发展的关键，而且无法避免。
因此，在实践中，研究人员在现实技术的基础上开辟新的思路来实现更小更有效的存储单元。*US2004\0004861Al、US6950342 Wlt—“Highly ReliabIe90-nm LogicMultitime Programmable NVM Cells Using Novel Work-Function-Engineered TunnelingDevices”(IEEE transactions on electron devices,Vol.54,N0.9,Sept.2007)中，Impinj公司提出了采用差分架构来实现EEPROM的方案。该结构把TJl和CGO连接，把TJO和CGl连接，这样就实现了两种电容的耦合。假设原来存储器存储的是“1”，当TJO和CGl加上高压而TJl和CGO接地时，浮栅FGl呈现负电平而FGO正电平，这时流经Ml的电流大于MO的电流，通过电流灵敏放大器很容易读出其状态。差分结构的存储单元可以有效地减小对管子尺寸的需求，差分结构采用对比输出，也可以降低存储器的工作电平，并且得到比原来结构更可靠的性能。专利US7679957在差分结构的基础上提出了利用冗余管子来实现NVM，不仅对漏电流进行了成功的优化，而且增加了存储单元的稳定性。在专利CN102446554A中，英飞凌公司的研究人员还论证了差分结构的非易失性存储器可以改善存储单元在经过反复编程和擦除操作中带来的阈值电压的“漂移”问题，有效地抑制存储单元在使用中的退化问题，保证存储器的可靠性。
发明内容
为解决上述问题，本发明的目的是提供一种标准逻辑エ艺兼容的差分架构NVM存储器单元，采用差分的结构实现存储単元，减小工作电平，减小管子尺寸，带来更高的稳定性。为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现:一种标准逻辑エ艺兼容的差分架构NVM存储器单元，由两个单一 NVM存储单元连接辅以偏置的电源和输入输出电路组成，所述单ー NVM存储单元为浮栅型架构，包括在浮栅上的充当选通以及偏置作用的选择晶体管、编程晶体管和以电容接法与编程晶体管栅极共享的控制晶体管。进ー步的，选择晶体管为MOS管Ml和MOS管M4，其栅极接字线选通电压Vbias&sel，其源极接恒定电流源模块，其漏极分别接MOS管M2和MOS管M5，其衬底直接与其源极相连，选通电压采用高压；编程晶体管为MOS管M2和MOS管M5，其栅极分别与MOS管M3和MOS管M6的栅极相连共享浮栅，其源极接MOS管Ml和MOS管M4的漏极，其漏极接输出差分放大模块，其衬底直接与其源极相连，浮栅与电容接法的MOS管M3和MOS管M6分别相连；控制晶体管为MOS管M3和MOS管M6 ；MOS管MO的栅极接差分选择电压Diff_sel，其源极漏极分别与MOS管M2和MOS管M5的源极相连，其衬底与其源极相连。进ー步的，浮栅上多添加了两个相同的小电容MOS管M7和MOS管M8，并且把节点Vgl和Cg2连接，把Vg2和Cgl连接，MOS管M7和MOS管M3接法完全一致，MOS管M8与MOS
管M7接法完全一致。进ー步的，浮栅上多添加了两个相同MOS管，其接法与作用与MOS管M2和MOS管M5 一祥。本发明的有益效果是:
1、本发明采用差分架构，表面上管子的数目増加了一倍，采用差分结构，可以采用尺寸更小的管子，只要两条支路的差值能够被输出部分的灵敏放大电路识别，就可以实现存储，整体上对管子的要求降低，存储单元的面积变化不会很大；2、本发明采用差分架构，差分结构的重点是对比输出，因此不仅在尺寸上对管子的要求降低，还可以降低其工作电压，工作电压的降低必然使得功耗降低，并且有助于改善稳定性；3、本发明采用差分架构，其对稳定性的改进还表现在对阈值电压偏移的优化上，差用差分架构，差分对是成对出现，两条支路对比输出，因而偏移的影响可以有效地被减小，稳定性得到明显改迸。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式
由以下实施例及其附图详细给出。
图1为本发明的一种结构示意图；图2为本发明的第二种结构示意图；图3为本发明的第三种结构示意图。
具体实施例方式下面将參考附图并结合实施例，来详细说明本发明。一种标准逻辑エ艺兼容的差分架构NVM存储器单元，由两个单一 NVM存储单元连接辅以偏置的电源和输入输出电路组成，所述单ー NVM存储单元为浮栅型架构，包括在浮栅上的充当选通以及偏置作用的选择晶体管、编程晶体管和以电容接法与编程晶体管栅极共享的控制晶体管。实施例1:參见图1所示，最上面的模块是恒定电流源，通常采用工作在饱和区的MOS电流源来实现，其优势在于与标准エ艺兼容且电流稳定。MOS管Ml和MOS管M4为选择晶体管，其栅极接字线选通电压Vbias&sel，源极接上述的恒定电流源模块，漏极分别接MOS管M2和MOS管M5，衬底直接与源极相连，通常选通电压是采用高压，因此该管的尺寸以及栅氧厚度有特殊要求，这两个选通管还承担一定的偏置作用。MOS管M2和MOS管M5是编程晶体管，其栅极分别与MOS管M3和MOS管M6的栅极相连共享浮栅，源极接MOS管Ml和MOS管M4的漏极，漏极接输出差分放大模块，衬底也是直接与源极相连。他们的浮栅与电容接法的MOS管M3和MOS管M6分别相连，用Vgl和Vg2的偏压来控制其共享浮栅上的电荷变化，借以改变支路电流Il和12变化，然后通过差分放大器读出，确定存储单元的工作状态。MOS管M3和MOS管M6为控制晶体管。MOS管MO的作用是恒定MOS管M2和MOS管M5管源端的电压，确保其两端电平稳定，这样可以有效地确保存储单元的稳定性，其连接方法是栅极接差分选择电压Diff_sel，源极漏极分别与MOS管M2和MOS管M5的源极相连，衬底与源极相连。实施例2:
參见图2所示，在图1的基础上，图2在浮栅上多添加了两个相同的小电容MOS管M7和MOS管M8，并且把节点Vgl和Cg2连接，把Vg2和Cgl连接，这样就实现了交叉耦合，可以更加有效地改善读取稳定性。其接法的变化在于多了两个MOS管M7和MOS管M8，M0S管M7和MOS管M3接法完全一致，都是栅极与MOS管M2共享，然后源极漏极衬底全部相连，其作用相对于电容。MOS管M8与MOS管M7接法完全一致。实施例3:參见图3所示，在图2的基础上，图3在浮栅上多添加了两个相同MOS管，这两个管子和MOS管M2、M0S管M5接法与作用一祥，但它们只负责写入操作，即在这里采用读写分开的方式。这样做的优点在于既可以保留差分结构读取电路的各种优势，又可以保持快速有效的与入效果。以上所述仅为发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种标准逻辑エ艺兼容的差分架构NVM存储器单元，其特征在于:由两个单一 NVM存储单元连接辅以偏置的电源和输入输出电路组成，所述单ー NVM存储单元为浮栅型架构，包括在浮栅上的充当选通以及偏置作用的选择晶体管、编程晶体管和以电容接法与编程晶体管栅极共享的控制晶体管。
2.根据权利要求1所述的标准逻辑エ艺兼容的差分架构NVM存储器単元，其特征在于:选择晶体管为MOS管Ml和MOS管M4，其栅极接字线选通电压Vbias&sel，其源极接恒定电流源模块，其漏极分别接MOS管M2和MOS管M5，其衬底直接与其源极相连，选通电压采用高压； 编程晶体管为MOS管M2和MOS管M5，其栅极分别与MOS管M3和MOS管M6的栅极相连共享浮栅，其源极接MOS管Ml和MOS管M4的漏极，其漏极接输出差分放大模块，其衬底直接与其源极相连，浮栅与电容接法的MOS管M3和MOS管M6分别相连； 控制晶体管为MOS管M3和MOS管M6 ； MOS管MO的栅极接差分选择电压Diff_sel，其源极漏极分别与MOS管M2和MOS管M5的源极相连，其衬底与其源极相连。
3.根据权利要求2所述的标准逻辑エ艺兼容的差分架构NVM存储器単元，其特征在于:浮栅上多添加了两个相同的小电容MOS管M7和MOS管M8，并且把节点Vgl和Cg2连接，把Vg2和Cgl连接，MOS管M7和MOS管M3接法完全一致，MOS管M8与MOS管M7接法完全一致。
4.根据权利要求3所述的标准逻辑エ艺兼容的差分架构NVM存储器単元，其特征在于:浮栅上多添加了两个相同MOS管，其接法与作用与MOS管M2和MOS管M5 —祥。
全文摘要
本发明公开了一种标准逻辑工艺兼容的差分架构NVM存储器单元，由两个单一NVM存储单元连接辅以偏置的电源和输入输出电路组成，所述单一NVM存储单元为浮栅型架构，包括在浮栅上的充当选通以及偏置作用的选择晶体管、编程晶体管和以电容接法与编程晶体管栅极共享的控制晶体管。本发明采用差分架构，减小管子尺寸，表面上管子的数目增加了一倍，整体上对管子的要求降低，存储单元的面积变化不会很大，降低其工作电压，工作电压的降低必然使得功耗降低，稳定性得到明显改进，具有很重要的研究意义和广阔的市场前景。
文档编号G11C16/06GK103137201SQ20131009097
公开日2013年6月5日 申请日期2013年3月21日 优先权日2013年3月21日
发明者李力南, 翁宇飞, 王子欧 申请人:苏州宽温电子科技有限公司