闪存系统的利记博彩app

闪存系统的利记博彩app
【专利摘要】公开了用于控制MBC配置的闪存装置以在SBC存储模式或少于完全MBC存储模式容量的部分MBC存储模式中存储数据的方法和系统。在完全MBC存储模式中，数据页从存储器单元的每个物理行的第一页到第N页被连续地编程，其中N是可存储在物理行中的页的总数。存储器单元的每物理行多达N个虚拟页地址相应于待编程的每页用于指定物理行中的页的虚拟位置。对于SBC或部分MBC数据存储，闪存控制器针对每个物理行使用少于最多N个虚拟页地址将编程命令发出到MBC存储器装置。MBC存储器装置连续地执行编程操作一直到物理行的最后接收的虚拟页地址。
【专利说明】闪存系统
[0001]相关申请的交叉引用
[0002]本申请要求2011年9月23日提交的美国临时专利申请号61/538，540和2012年4月25日提交的美国专利申请号13/455，780的优先权权益，这两个专利申请的内容通过引用被全部并入本文。
【技术领域】
[0003]当前的实施方式总地涉及非易失性存储器。
【背景技术】
[0004]闪存是广泛用作消费电子设备例如数字照相机和便携式数字音乐播放器)的大容量存储器的常用类型的非易失性存储器。当前可用的闪存芯片的密度在大小上可高达几千兆字节(GB)，其适合于用在流行的USB闪存驱动器中，因为一个闪存芯片的大小较小。闪存的另一新兴的应用是固态驱动器，其用于代替在膝上型和桌上型计算机中使用的传统硬盘驱动器。这些应用一般使用具有有限寿命的多层单元(MLC)闪存装置。单层单元(SLC)闪存装置的其它类型的闪存也用在应用中用于可靠的数据存储。与MLC闪存装置比较，SLC闪存装置的缺点是成本。

【发明内容】

[0005]在第一方面中，提供了用于对配置成每物理行存储多达N个数据页的每单元多位(MBC)闪存装置编程的方法，N是大于I的整数。该方法包括发出一组编程命令，用于将多个数据页编程到闪存装置的具有至少一个物理行的子段。这组编程命令被限制为对从与至少一个物理行中的每个对应的所有可能的逻辑页地址中选择的逻辑页地址子集寻址。该方法还包括响应于在编程命令中的逻辑页地址子集来将少于N个页编程到闪存装置的至少一个物理行中的每个。根据本实施方式，该方法还包括在发出这组编程命令之前访问包含闪存装置的每个子段的存储模式信息的映射表，其中访问映射表包括选择具有部分MBC存储模式的子段，其中在该部分MBC存储模式中每物理行存储少于N个数据页。
[0006]本方法还可包括选择与部分MBC存储模式对应的逻辑页地址子集，且与至少一个物理行中的每个对应的所有可能的逻辑页地址包括以下方页地址开始并以上方页地址结束的连续页地址。逻辑页地址的子集可包括下方页地址一直到在至少一个物理行中的每个的上方页地址和下方页地址之间的中间页地址。可选地，逻辑页地址的子集可只包括至少一个物理行中的每个的下方页地址。
[0007]在第一方面的另一实施方式中，发出一组编程命令包括:重复地提供编程命令分组，每个编程命令分组包含多个数据页中的一页和逻辑页地址子集中的一个逻辑页地址；以及提供用于将多个数据页中的M个页编程到闪存装置的一个物理行的M个编程命令分组，其中M是小于N的整数值。可选地，发出一组编程命令包括重复地提供用于将多个数据页中的一页编程到闪存装置的一个物理行的一个编程命令分组。[0008]在第一方面的另一实施方式中，该方法还包括在发出这组编程命令之前接收主机请求以在部分MBC存储模式中对多个数据页编程。在又一实施方式中，该方法还包括在发出这组编程命令之前接收主机请求以在完全MBC存储模式中对多个数据页编程，确定子段的MBC编程/擦除周期的最大数量已被达到，以及选择配置成在完全MBC存储模式中对多个数据页编程的另一子段，并将所述子段设置到部分MBC存储模式。在这个当前的实施方式中，完全MBC存储模式包括每单元两位存储模式，而部分MBC存储模式包括每单元一位存储模式。
[0009]在第二方面中，提供了包括存储器控制器的系统。存储器控制器配置成发出编程命令，该编程命令被限制为对从与存储装置的每个物理行对应的所有可能的逻辑页地址中选择的逻辑页地址子集寻址。存储器装置包括配置成每物理行存储最多N个数据页的每单元多位(MBC)存储器装置，其中N是大于I的整数。存储器装置还配置成响应于从存储器控制器接收的编程命令中的逻辑页地址子集来针对每物理行编程少于N个页。在本实施方式中，存储器控制器包括用于存储与存储器装置的子段对应的元数据的映射表，其中映射表配置成包括每个子段的存储模式信息以及与每个子段的存储模式相关联的地址绑定信息。
[0010]在本实施方式中,存储器控制器包括用于访问映射表并响应于映射表的兀数据提供编程命令的控制电路。每个编程命令包括数据页、用于选择存储器装置的子段和该子段内的物理行的地址信息以及将在物理行中被编程的该数据页的逻辑页地址。在本实施方式中，存储器装置配置成每物理行存储最多N = 2页，且每物理行的两页中的每页通过上方页地址和下方页地址是可寻址的，其中上方页地址具有第一最低有效位，而下方页地址具有不同于所述第一最低有效位的第二最低有效位。根据本方面的另外的实施方式，存储器装置的子段包括存储块、存储块的子块或存储块的物理行。
[0011]在第三方面中，提供了用于对配置成每单元存储多达N位的每单元多位(MBC)闪存装置编程的方法，其中N是大于I的整数。该方法包括接收主机请求以对数据页编程；确定将在部分MBC存储模式中编程所述数据页，其中在该部分MBC存储模式中少于N个能够虚拟寻址的数据页被存储在闪存装置的每个物理行中；访问包含闪存装置的元数据的映射表以选择以部分MBC存储模式配置的所述MBC闪存装置的子段；以及发出至少一个编程命令，用于使用虚拟页地址将数据页编程到所述子段，所述虚拟页地址被限制为用于将页编程到每个物理行的少于N个可能的虚拟页地址的子集。在本方面中，N = 2，且可能的虚拟页地址包括下方页地址和上方页地址，以及发出至少一个编程命令包括重复地发出编程命令，每个编程命令包括数据页和下方页地址。可选地，N>2，且可能的虚拟页地址包括下方页地址、上方页地址以及在下方页地址和上方页地址之间的至少一个中间页地址，以及发出至少一个编程命令包括重复地发出编程命令，每个编程命令包括数据页、以及下方页地址和至少一个中间页地址之一。
[0012]通过结合附图阅读本发明的特定实施方式的下面描述时，所述实施方式的其它方面和特征对本领域中的普通技术人员将变得明显。
【专利附图】

【附图说明】
[0013]现在将参考附图仅通过示例的方式来描述实施方式，其中:
[0014]图1是本发明可应用于的闪存装置的框图；[0015]图2是示出图1的闪存装置的一个存储体的组织的示意图；
[0016]图3是示出数据页到闪存单元的行的每单元单位(SBC)映射的电路示意图；
[0017]图4是SBC数据存储的阈值电压分布的图；
[0018]图5是示出两个数据页到闪存单元的行的每单元多位(SBC)映射的电路示意图；
[0019]图6是两位MBC数据存储的阈值电压分布的图；
[0020]图7是示出三个数据页到闪存单元的行的MBC映射的电路示意图；
[0021]图8是三位MBC数据存储的阈值电压分布的图；
[0022]图9是根据本发明的一个实施方式的闪存系统的框图；
[0023]图10是根据本发明 的另一实施方式的闪存系统的框图；
[0024]图11是示出虚拟页地址到物理行的示例性映射的表；
[0025]图12A和12B是两位MBC编程序列的阈值电压分布的图；
[0026]图13A、13B和13C是三位MBC编程序列的阈值电压分布的图；
[0027]图14是示出根据本发明的实施方式的两位MBC存储器装置的SBC编程操作的例子的图不;
[0028]图15是示出根据本发明的实施方式的三位MBC存储器装置的两位MBC编程操作的例子的图不;
[0029]图16是示出根据本发明的实施方式的N位MBC闪存控制器的例子的图示，示例性映射表存储在存储器控制器中；
[0030]图17是根据本发明的实施方式的操作存储器控制器以将编程命令发出到MBC存储器装置的方法的流程图；
[0031]图18是根据本发明的实施方式的用于响应于从存储器控制器接收的编程命令来操作MBC存储器装置的方法的流程图；以及
[0032]图19是示出根据本发明的实施方式的存储器系统的详细示例性操作的方法的流程图。
【具体实施方式】
[0033]图1描绘了本发明的实施方式可应用于的一种典型的闪存装置。参考图1，闪存装置10包括输入/输出接口电路、控制电路、存储器电路和存储阵列。闪存装置10的输入/输出接口电路包括准备就绪/忙碌信号缓冲器12、控制信号缓冲器14和全局数据缓冲器
16。在特定的例子中，准备就绪/忙碌信号缓冲器12是经由相应的管脚或端口驱动准备就绪/忙碌信号R/B#的输出缓冲器。控制信号缓冲器14是从相应的管脚或端口接收闪存控制信号CE#、CLE、ALE、WE#、RE#和W#的输入缓冲器。在下文中，以“#，，结束的信号名称应被理解为是有效低电平信号，其中有效低信号相应于“O”逻辑电平或例如VSS电压电平。相反，有效高逻辑电平信号相应于“I”逻辑电平或例如VDD或VCC电压电平。下文是前面提到的控制信号的简短描述。
[0034]?命令锁存使能(CLE):CLE输入信号用于控制将操作模式命令装入到内部命令寄存器中。当CLE为高时，在WE#信号的上升沿上将命令从I/O端口锁存到命令寄存器中。
[0035]?地址锁存使能(ALE):ALE信号用于控制将地址信息装入到内部地址寄存器中。当ALE为高时，在WE#信号的上升沿上将地址信息从I/O端口锁存到地址寄存器中。[0036]?芯片使能(CE#):在装置处于准备就绪状态期间当CE#变高时装置转变到低功率待机模式中。在装置处于忙碌状态(R/B# = L)中时(例如在编程或擦除或读操作期间)，CE#信号被忽略，且即使CE#输入变高也不进入待机模式。
[0037]籲写使能(WE#):WE#信号用于控制从I/O端口获取数据。
[0038]?读使能(RE#):RE信号控制串行数据输出。数据在RE#的下降沿之后是可用的。内部列地址计数器也在这个下降沿上递增(地址=地址+1)。
[0039].I/O端口(1/00到7):1/00到7管脚用作用于向装置或者从装置传送地址、命令和输入/输出数据的端口。
[0040]?写保护(WP#):WP#信号用于保护装置免受意外的编程或擦除。当WP#为低时，内部电压调节器(高电压发生器)被重置。这个信号通常用于在输入信号无效时的通电/断电序列期间保护数据。
[0041]?准备就绪/忙碌(R/B#):R/B#是开漏管脚，且输出信号用于指示装置的操作状况。R/B#信号在编程、擦除和读操作期间处于忙碌状态(R/B# = L)中，并将在操作完成之后返回到准备就绪状态(R/B# = H)。 [0042]全局数据缓冲器16是在相应的输入/输出(I/O)管脚或端口上接收写数据并提供读数据的双向缓冲器。闪存装置10被示为具有八个这样的端口 1/00到1/07，但在可选的数据宽度配置中可具有比八更多或更少的端口。这些I/O端口也用于接收地址和命令信
肩、O
[0043]闪存装置10的控制电路包括控制器18、命令寄存器20、地址寄存器22和状态寄存器24。控制器18控制闪存装置10中的其它电路的各种功能，其中这样的功能包括例如读、编程和编程验证。虽然未示出，但控制器18可包括用于响应于接收到的命令来执行功能的命令解码器。寄存器22、24存储由闪存装置10接收的或将被提供到外部主机系统(未示出)——包括例如存储器控制器(未示出)——的各种类型的信息。所描述的寄存器并不旨在表示是全部的寄存器，且可包括其它寄存器，例如数据寄存器。
[0044]主要由控制器18控制的电路是存储器电路，其包括行和列预解码器26和28、行和列解码器30和32、感测放大器和页缓冲器块34以及高电压发生器36。闪存装置10的存储器单元阵列38包括连接到位线的与非(NAND)单元串，其中NAND单元串的每个存储器单元连接到字线。稍后在图3中示出NAND单元串的更多的细节。行预解码器26、行解码器30和高电压发生器36在编程操作中被控制以将选定的字线驱动到对将所连接的存储器单元的阈值电压从默认擦除阈值电压改变到期望的电压电平是有效的高电压。注意，高电压可在存储阵列38中使用以通过将其阈值电压改变到默认值来擦除存储器单元。高电压和高电压施加时间的不同组合可用于设置闪存单元的特定阈值电压。用于编程特定阈值电压的组合可被称为编程配置文件。页缓冲器34存储要被编程到连接到选定字线的单元的数据页。通常，连接到位线的存储器单元被禁止编程或被使能来用于经由选定的字线编程，这取决于位线被偏置或设置到的逻辑电平。存储在页缓冲器中的数据位用于偏置位线。存储器单元阵列38具有任何数量的存储体(bank)，其是特定的闪存装置的选定设计参数。
[0045]图2示出了图1的存储器单元阵列38的一个存储体40的组织。存储体40被组织成k个块，且每个块具有i页。k和i都是整数值。每页对应于耦合到公共字线的一行存储器单元。接下来是块的存储器单元的详细描述。[0046]每个块包括具有串联地布置并电耦合到彼此的多达i个闪存单元42的NAND存储器单元串。因此，字线WLl到WLi耦合到存储器单元串中的每个闪存单元的栅极。耦合到信号SSL(串选择线)的串选择装置44将存储器单元串选择性地连接到位线46，而耦合到信号GSL (接地选择线)的接地选择装置48将存储器单元串选择性地连接到源极线例如VSS。串选择装置44和接地选择装置48是N沟道晶体管。
[0047]存在存储体40的所有块所共有的j个位线46，且每个位线46耦合到块[I]到[k]中的每个块的一个NAND存储器单元串。变量j是整数值。每个字线(WLl到WLi)、SSL和GSL信号耦合到在块中的每个NAND存储器单元串中的相同的相应晶体管装置。如本领域中的技术人员应理解的，存储在沿着一个字线的闪存单元中的数据被称为数据页。
[0048]耦合到存储体40外部的每个位线的是页缓冲器50，其用于存储要被编程到闪存单元的一页中的一页写数据。页缓冲器50相应于图1所示的感测放大器和页缓冲器块34。因此，页缓冲器50还包括用于感测从闪存单元的一页读出的数据的感测电路。在编程操作期间，页缓冲器执行编程验证操作以确保数据被正确地编程到耦合到选定字线的闪存单元中。在块内的编程一般在对应于WLl的页处开始，并连续地继续进行到WLi以填充当前的块。可选地，编程可在WLi处开始并连续地继续进行到WLl。然后，编程以新块的WLl继续。
[0049]闪存10可配置成以两种不同的方式之一存储数据。数据可在每单元单位(SBC)存储模式或每单元多位(MBC)存储模式中被存储。在SBC存储模式中，确切地，信息的一位存储在一个单元中以代表两个可能的状态之一。在MBC存储模式中，至少两位存储在一个单元中以代表四个可能的状态之一。
[0050]图3示出图2的相同的两个NAND单元串，有额外的注释来帮助说明数据页被存储在SLC配置的闪存装置中。连接到同一物理字线(即例如WLl)的每个存储器单元存储数据页的一个数据位。因此如图3所示，连接到物理字线WLl的单元存储“第一页”，而连接到最后一个物理字线WLi的单元存储“第i页”。
[0051]图4示出在SBC存储模式中的所擦除的存储器单元和所编程的存储器单元的阈值电压(Vt)分布。由于工艺和电压供应变化，所擦除和编程的阈值电压分布在电压范围内。如图3所示，所擦除的存储器单元具有在-3V到-1V之间的负阈值电压，而所编程的存储器单元具有在IV到3V之间的正阈值电压。范围取决于存储器单元的期望阈值电压。阈值电压范围说明了可用在特定的闪存装置中的可能的阈值电压，然而本领域中的技术人员将理解，用于所擦除和编程的存储器单元的阈值电压的选择取决于闪存装置的设计和制造工艺。本领域中的技术人员将理解，不同的闪存装置具有不同的阈值电压范围以适合特定的设计或应用。
[0052]图5示出与图3的电路相同的电路，除了在每单元两位MLC配置的闪存装置的每个存储器单元中存储两位数据以外。因此，每个物理字线存储两个数据页。如图5所示，由WLl寻址的物理行存储逻辑第一页和第二页。最后一个字线WLi存储第2i页和第21-l页，其中“i”是整数值。
[0053]图6示出可存储在每个存储器单元中的可能状态的阈值电压分布图和每个状态代表的相应两位组合。
[0054]图7示出与图3的电路相同的电路，除了在每单元三位MLC配置的闪存装置的每个存储器单元中存储三位数据以外。因此，每个物理字线存储三个数据页。如图7所示，由WLl寻址的物理行存储逻辑第一页、第二页和第三页。最后一个字线WLi存储第3i页、第3?-1页和第31-2页，其中“i”是整数值。应注意，第3i页、第31-l页和第31-2页是分别用于代表每个字线的上方页、中间页和下方页的页编号的一般数学表达式。
[0055]图8示出可存储在每个存储器单元中的可能状态的阈值电压分布图，其中每个状态代表可能的三位组合。
[0056]在MBC存储模式(每单元两位或更多位)中存储数据的优点是当使用相同数量的单元时相对于SBC存储模式的至少加倍的存储容量。一般地，闪存制造商在制造过程期间应用掩模选项以配置闪存装置10来执行SBC特定算法或MBC特定算法，因为闪存电路在SBC和MBC读和编程操作之间被不同地控制。
[0057]闪存装置在它们不再可用于可靠地存储数据之前具有有限数量的擦除-编程周期是公知的。例如，当前SBC闪存的一般额定擦除-编程周期为大约100000个周期。然而，由于单元受到较高应力的事实，当前MBC闪存具有10000个周期的较小额定限制。上面提到的擦除-编程周期限制仅仅是例子，但完全可以理解，MBC闪存装置具有比SBC配置的闪存装置明显更低的擦除-编程周期。
[0058]虽然MBC闪存适合于大部分消费者应用，但10000周期编程-擦除限制可能对其它应用是不够的，在这些其它应用中数据编程和擦除是频繁的，或数据是任务关键的。因此，这个问题对商业应用(例如HDD应用)更关键，其中有更频繁的编程-擦除周期。因为HDD应用需要比大部分消费者应用更高的数据完整性，因此MBC闪存由于其相对短的10000周期寿命而不适合于使用。提出了专用双模SBC/MBC闪存装置，其中操作模式被静态地设置或在运行时动态地改变。对这样的双模装置需要不同的命令集和/或逻辑电路。
[0059]最后，SBC闪存装置的费用目前超过较高密度MBC闪存装置的费用，因为卖方认识到需要高可靠性的消费者会为较高费用的装置付费。专用双模SBC/MBC闪存装置也可能比MBC闪存装置花费更多。
[0060]因此提供低成本闪存系统是合乎需要的，在该低成本闪存系统中MBC闪存装置可用于在SBC存储模式中存储数据。
[0061]通常，至少一些示例性实施方式提供用于控制MBC配置的闪存装置以在SBC存储模式或少于完全MBC存储模式容量的部分MBC存储模式中存储数据的方法和系统。在完全MBC存储模式中，对于存储器单元的每个物理行，数据页从第一页到第N页被顺序编程，其中N是可存储在一个物理行中的页的总数。存储器单元的每物理行多达N个虚拟页地址与待编程的每页相对应用于在物理行中指定页的虚拟位置。对于SBC或部分MBC数据存储，闪存控制器针对每个物理行使用少于最大N个虚拟页地址将编程命令发出到MBC存储装置。MBC存储器装置连续地执行编程操作一直到物理行的最后一个接收的虚拟页地址。
[0062]目前描述的实施方式可用在图9和图10中所示的存储器系统中。
[0063]图9不出根据本发明的实施方式的闪存系统。参考图9,闪存系统100与主机系统102集成。闪存系统100包括与主机系统102通信的闪存控制器104以及多个MBC闪存装置106-1-106-4。 主机系统102包括处理装置(例如微控制器、微处理器或计算机系统(未示出))。闪存系统100配置成包括一个通道108，其中MBC闪存装置106-1-106-4并联耦合到通道108。通道108包括一组公共总线(未示出)，其包括耦合到所有存储器装置106-1-106-4的数据和控制线。虽然未示出，每个存储器装置使用由闪存控制器104提供的相应的芯片选择信号来被启动/禁用。闪存控制器104负责基于主机系统102的操作经由通道108将命令和数据发出到存储器装置106-1-106-4中的所选择的一个。从存储器装置106-1-106-4中的所选择的一个读出的数据经由通道108被传送回到闪存控制器104，其继而将读出的数据提供到主机系统102。本领域中的技术人员将理解，存储器系统100可具有耦合到通道108的更多或更少的存储器装置。
[0064]闪存系统100通常被称为多点配置，其中MBC闪存装置106_1-106_4相对于通道108并联耦合。闪存控制器104可具有多个通道，每个通道具有以多点配置耦合的闪存装置106-1-106-4。每个MBC闪存装置106-1-106-4可以是具有前面在图2中示出的存储体存储器组织的NAND闪存装置。闪存装置106-1-106-4可具有相同的容量或不同的容量。
[0065]图10不出了根据本发明的另一实施方式的闪存系统。参考图10,闪存系统120包括与主机系统124通信的闪存控制器122和串联连接的多个闪存。在该特定的例子中，四个MBC闪存装置126-1-126-4串联耦合。四个闪存装置126-1-126-4中的每个具有用于促成存储器装置之间的操作的输入/输出电路。本领域中的技术人员将理解，存储器系统120可具有与闪存控制器122串联耦合的更多或更少的存储器装置。在2005年12月30日提交的共同拥有的美国专利申请序列号11/324，023和2006年6月31日提交的共同拥有的美国专利申请序列号11/496，278中描述了这样的闪存装置的例子，这两个专利申请的内容通过引用被并入本文。
[0066]根据当前的实施方式，图9和图10的系统的MBC存储器装置具有内部控制器，其配置成识别所接收的页地址并确定需要哪个特定的编程算法。例如，与待编程到物理行的第一页对应的页地址使用与待编程到物理行的第二页不同的算法被编程。使用用于限制用于将数据的页编程到存储器单元的物理行的可用虚拟地址空间的地址绑定方案来配置存储器控制器104和122。这个地址绑定方案用于在SBC模式或部分MBC模式中对数据编程。在部分MBC存储模式中，多于一个数据页存储在存储器单元的物理行中，但少于可存储在存储器单元的物理行中的最大页数量。例如，如果MBC存储器装置可存储多于三位/单元(或每物理行多于三个数据页)，则存储器控制器可配置成具有用于在SBC存储模式中对数据编程的第一地址绑定方案和用于在两位/单元MBC存储模式中对数据编程的第二地址绑定方案。
[0067]在实施方式中，地址绑定方案可应用于存储阵列的任何子段，其中子段可包括存储块、存储块的子块或部分、或物理行。因此，为了提高的系统灵活性，可实现不同子段和不同地址绑定方案的组合。
[0068]图11是示出对于其中每单元存储一位数据的SBC存储模式、其中每单元存储两位数据的MBC存储模式和其中每单元存储三位数据的MBC存储模式，虚拟页地址到NAND闪存阵列的物理行或字线的示例性映射的表。
[0069]在当前所示的例子中，假设NAND单元串包括32个字线(WL1-WL32)，每个字线被称为物理行。从表左侧数的第二列显示每单元一位数据存储模式的虚拟地址映射。因此，在每单元一位存储模式中，一个数据页(第I页-第32页)存储在每个物理行中。出现在每个编号的页旁边的方括号中的是8位虚拟页地址，其中最低有效位(LSB)在最右边位的位置处。在本例中，每个虚拟页地址的前七位以“X”显示，而LSB被显示为“O”或“I”。假设在本例中页以从WLl到WL32的连续顺序被编程，因此虚拟地址也被顺序地排序。[0070]在被标为“2位/单元”的列中，在每个物理行中存储2个数据页。由于连续的编程，待编程的第一页被称为下方页(LP)，而待编程的第二和最后一页被称为上方页(UP)。
[0071]图12A示出在下方页被编程之后两位MBC存储器的可能阈值电压的示例性阈值电压分布。图12B示出在上方页被编程之后的可能阈值电压的示例性阈值电压分布，该分布考虑到了图12A的前面编程的下方页数据。图12A中的箭头显示了在下方页编程之后擦除状态O单元可将其阈值改变到状态I。图12B中的箭头显示了其中在上方页编程之后相应于状态O和状态I的阈值电压可被改变。
[0072]应注意，每个物理行的下方页的LSB是“0”，而每个物理行的上方页的LSB是“I”。在可选的实施方式中，上方页和下方页的LSB可不同于在图11的表中所示的。然而，每个物理行的下方页将具有相同的LSB，而每个物理行的上方页将具有相同的LSB。
[0073]参考图11，在被标为“3位/单元”的列中，3个数据页存储在每个物理行中。在该每单元3位MBC存储模式中，下方页首先被编程，然后是中间页(IP)，且最后是上方页。
[0074]图13A示出在下方页被编程之后三位MBC存储器的可能阈值电压的示例性阈值电压分布。图13B示出在中间页被编程之后可能阈值电压的示例性阈值电压分布，该分布考虑到了图13A的前面编程的下方页数据。图13C示出在上方页被编程之后可能阈值电压的示例性阈值电压分布，该分布考虑到了图13B的前面编程的下方页数据。
[0075]在每单元存储多于三位的MBC存储模式中，在下方页和上方页之间可能有至少两个中间页。应注意，每个物理行的下方页的最后两个LSB是“00”，每个物理行的中间页的最后两个LSB是“01”，以及每个物理行的上方页的最后两个LSB是“10”。在可选实施方式中，下方、中间和上方页的最后两个LSB可不同于在图11的表中所示的。然而，每个物理行的下方页将具有相同的最后两个LSB，每个物理行的中间页将具有相同的最后两个LSB，以及每个物理行的上方页将具有相同的最后两个LSB。
[0076]根据实施方式，用于每物理行存储多达N页并具有如图11所示的虚拟页地址方案的MBC存储器装置可被控制以在每物理行少于N页的存储模式中将数据编程到存储阵列的子段中。这使用配置成只使用可用虚拟页地址的子集而发出编程命令的存储器控制器来实现，该可用虚拟页地址否则将用于对每物理行全部N页寻址。更具体地，虚拟页地址的子集被限制到每物理行可用虚拟页地址的最低连续集合。子集的虚拟页地址的数量确定了 MBC存储器装置的存储模式。这被称为用于将虚拟页地址限制到仅仅用于特定的存储模式的那些页地址的地址绑定方案。
[0077]参考图11的表作为例子，三位MBC存储器装置可存储使用每物理行N = 3个虚拟页地址可寻址的多达N= 3个数据页。作为例子，为了在SBC存储模式中将数据存储到存储块，存储器控制器为每个数据页发出编程命令，其中所提供的相应虚拟页地址用于每物理行的下方页。如图13A所示，在每个下方页被编程到相应的物理行之后，因而产生的可能阈值电压对应于状态I或状态2。在两页被存储在每个物理行中的部分MBC存储模式中，对每个物理行的所发出的编程命令包括下方页和中间页地址。在中间数据页被编程之后，每个物理行将具有图13B所示的四个可能状态。
[0078]图14示出根据本发明的实施方式的两位MBC存储器装置的SBC编程操作的例子。参考图14，两位MBC存储器装置200被控制以在SBC存储模式中将数据存储到存储块中。存储器装置200包括具有形成存储块204的NAND单元串的存储阵列202，并可具有图1所示的闪存装置框图。在图14所示的例子中，只示出了存储块204的一个NAND单元串。此外，在图11的表中所示的虚拟页寻址方案用于两位MBC存储器装置200。发出到存储器装置200的编程命令分组包括初始编程操作(OP)码字段(PGM) 206、块地址字段(BA) 208、行地址字段(RA) 210、列地址字段(CA) 212、数据字段(DATA) 214和确认编程OP码字段(CFRM) 216。在本例中，OP码字段206包括预定的二进制序列，其向存储器装置200指示与编程操作有关的信息会紧随其后。块地址字段208包含用于选择在存储阵列202内的特定存储块的块地址。行地址字段210包含选定物理行的虚拟页地址，其中不是LSB的较高顺序的位用于对物理字线寻址。列地址字段212包含用于数据的存储的起始列地址。数据字段214包含待编程的数据页。确认编程OP码字段216包括预定的二进制序列，其向存储器装置200指示编程操作可继续进行。
[0079]当前显示的编程命令分组可被提供为连续的位流，或经由输入端口并行提供。编程命令分组对不同的存储器系统可以不同，且因此可省略OP码字段206和/或216，或可包括额外的协议信息。编程命令分组的顺序和格式可改变。编程命令分组需要用于数据页的编程的地址信息。
[0080]在当前的SBC存储模式例子中，行地址字段210被限制为包括只对应于每个物理行的下方页的虚拟页地址。在图14中，这些虚拟页地址被框住以说明虚拟页地址被绑定到对应于存储块204的下方页的那些地址。因此，为了在SBC存储模式中将数据页编程到存储块204的所有物理行，连续的编程命令分组被提供到存储器装置200，其中每个编程命令分组包括待编程的一页数据和下方页虚拟页地址。虽然存储器装置200配置成对每物理行编程多达两个数据页，从而导致如图12B所示的四个可能状态之一，但仅对下方页编程导致图12A所示的两个可能的阈值电压分布。因此，SBC存储模式编程在两位MBC存储器装置中实现。
[0081]因此，当存储阵列202的子段在完全MBC存储模式中不再可靠地存储数据时(因为它达到了预定编程/擦除周期的数量)，该存储阵列202的子段可降级到在SBC存储模式中存储数据。子段从完全MBC存储到SBC存储的转换被称为“降级”，如果子段的主要目的是最大化数据存储容量。可选地，这样的转换可被称为“升级”，如果子段的主要目的是可靠地存储数据。
[0082]相同的地址绑定原理可应用于三位MBC存储器装置，其中子段用于在SBC存储模式中存储数据。然而，三位或更多位MBC存储器装置具有增加的优点，这是因为当特定存储模式的编程/擦除周期的数量被达到时，子段可从完全MBC存储模式逐渐改变到下一个较低的部分MBC存储模式。
[0083]图15示出根据本发明的实施方式的三位MBC存储器装置的示例性两位MBC编程操作。参考图15，三位MBC存储器装置300被控制以在两位MBC存储模式中将数据存储到存储块中。存储器装置300包括具有形成存储块304的NAND单元串的存储阵列302。只示出存储块304的一个NAND单元串。在图11的表中所示的虚拟页寻址方案用于三位MBC存储器装置。在本例中，三个连续的编程命令分组306、308和310被提供到存储器装置300。编程命令分组306、308和310中的每个可具有与前面在图14中不出的编程命令分组相同的格式。编程命令分组306包含页I的数据和相应的下方页虚拟地址。编程命令分组308包含页2的数据和相应的中间页虚拟地址。编程命令分组310包含页4的数据和相应的下方页虚拟地址。在三位MBC存储器装置的情况下，控制器(例如图1的存储器装置10的控制器18)将查看虚拟页地址的最后两个有效位，以便确定要使用哪个编程算法。这是由于下列事实:每物理行有三个页地址，以及只使用LSB对确定要使用哪个编程算法是不够的。
[0084]因此，当存储器装置300接收到编程命令分组306时，编程操作被执行以将页I编程到连接到WLl的存储器单元。在图12A或图13A中示出这些存储器单元的因而产生的可能的阈值电压分布。在存储器装置300接收到编程命令分组308之后，编程操作被执行以将页I编程到连接到WLl的存储器单元。因为第二数据页被编程到连接到WLl的存储器单元，与用于对页I编程的编程算法不同的编程算法被使用。在图12B或图13B中示出这些存储器单元的因而产生的可能的阈值电压分布。连接到WLl的存储器单元的两位MBC编程现在完成。第三编程命令分组310由存储器装置300接收，用于将新的下方页一一页4——编程到下一字线WL2。一旦被编程，连接到WLl的存储器单元就具有在图12A或图13A中示出的可能的阈值电压分布。虽然未示出，但额外的编程命令分组由存储器装置300接收，用于将数据编程到存储块304的其余物理行。使用三位或更多位MBC存储器装置的优点是，子段可在两位MBC存储模式中使用并接着以后在SBC存储模式中使用。
[0085]图16示出N位MBC闪存控制器的例子。参考图16，使用用于在少于N位存储模式中对数据编程的至少一个地址绑定方案来配置N位MBC闪存控制器400。存储器控制器400通常包括CPU和时钟控制块402、闪存控制块404和映射表406。虽然未示出，CPU和时钟控制块402包括用于经由公共总线与其它子系统通信的中央处理单元、用于将必要的时钟信号提供到存储器控制器400的其它电路的时钟发生器、以及实现装置的正确操作可能必需的其它电路。闪存控制块404包括文件和存储器管理子块、ECC (误差校正码)子块和物理闪存接口子块。闪存装置通过物理闪存接口子块被访问。来自闪存装置的所访问的数据被ECC子块检查并校正。文件和存储器管理子块提供逻辑到物理地址转换，并执行磨损均衡算法。
[0086]通常，闪存控制块404精确地跟踪并更新存储器装置的属性(信息)，例如被连接到的系统中的每个闪存装置的每页或块的擦除周期、有效/空等。该信息被存储在本地存储器中并被构造为映射表。在图16中示出示例性映射表408。映射表408存储每个存储器装置的被称为元数据的信息，其可包括用于指示每个块的数据存储模式的SBC/MBC状态位以及每个块的编程/擦除周期的数量。为“O”的SBC/MBC状态位可指示子段在MBC存储模式中存储数据，而“I”可指示子段在SBC存储模式中存储数据。应理解，对于每单元存储多于三位的MBC存储器装置，使用至少两个状态位来指示每个可能的数据存储模式。注意，闪存控制器还记录每个存储器装置的虚拟页地址范围，且对于每个地址绑定方案，闪存控制器使用算法被编程以对特定的存储模式只使用被允许的虚拟页地址。
[0087]闪存控制块404在存储器系统的寿命期间连续更新并监控映射表408。注意，映射表可在存储器系统通电时被填充信息，且诸如持久性和SBC/MBC状态的信息可存储在存储器装置中与每个物理行和/或存储块相关的额外数据字段中。如果页或块达到编程/擦除周期的最大数量(在MLC闪存中的IOK周期)，则闪存控制块404可决定将存储模式改变到SBC存储模式，从而将编程/擦除周期扩展到100K。
[0088]当存储器控制器400接收到对数据编程的主机请求时，闪存控制块404查找映射表406以确定数据应在哪里被编程。如果选定的存储块被配置用于SBC存储模式，则用于只使用每个物理行的下方页虚拟地址的预编程地址绑定方案被应用。假设多个页将被编程，则由存储器控制器400准备命令分组并将其发送到选定的MBC存储器装置，每个命令分组具有只包含下方页虚拟地址的行地址字段。
[0089]图17是根据本实施方式的为了控制MBC存储器装置以存储数据的目的而操作存储器控制器以在SBC、完全MBC或部分MBC存储模式中发出命令的方法的流程图。
[0090]参考图16和17，该方法通过使存储器系统通电(步骤500)来开始。存储器系统包括与存储器控制器400类似地配置的存储器控制器和至少一个N位MBC存储器装置。这个存储器系统可具有在图9或图10中示出的配置。作为通电序列的部分，存储器控制器执行至少一个N位MBC存储器装置的扫描以得到装置元数据，例如其子段的持久性和SBC/MBC状态信息(步骤502)。这个信息被收集和存储在存储器控制器400的映射表中。一旦通电序列完成，存储器控制器400就可从主机装置接收命令。主机编程请求由存储器控制器400接收(步骤504)。这个请求可包括待编程的数据的某个优先级。例如，低优先级数据可以是非关键媒体数据，而高优先级数据可以是被指示为需要高可靠性存储的数据。存储器控制器400的其它算法可被执行以基于参数(例如待编程的数据的大小、在存储器装置中的自由空间的可用性和例如前面描述的优先级)来确定要使用的适当磨损均衡技术。
[0091]存储器控制器访问其映射表以基于由存储器控制器400执行的前述算法来识别数据应存储在哪里(步骤506)。随后，存储器控制器确定对于该主机编程请求是否需要SLC存储(步骤508)。如果需要SLC存储，则存储器控制器400在步骤510发出命令，用于使用SBC地址绑定方案在选定的子段中存储数据，其中只有每个物理行的下方页虚拟地址被使用。否则，该方法继续进行到步骤512，其中存储器控制器确定是否需要完全MLC编程。如果需要完全MLC编程，则存储器控制器发出具有每个物理行的完全虚拟页地址范围的命令(步骤514)。否则，使用部分MLC地址绑定方案发出命令，其中每物理行的虚拟页地址的完全范围的子集被用于编程数据(步骤516)。
[0092]根据图17的方法由存储器控制器发出的命令不需要发出特殊命令来用于在另一存储模式中配置选定的MBC存储器装置的操作。这确保存储器系统的较高性能，因为命令在运行时被发出，从而没有时钟周期被浪费来用于配置MBC存储器装置。此外，不需要存储器装置的重置来用于将它设置到所需的存储模式。
[0093]图18示出从使用图17中概述的方法操作的存储器控制器接收命令的N位MBC存储器装置的操作。参考图18，该方法开始，其中由存储器控制器400发出的编程命令由MBC存储器装置接收(步骤600)。共同地，这些命令用于对主机所请求的一组数据编程，这组数据可跨越多个页。应注意，存储器装置可接收用于将不同组的数据编程到存储器装置的不同子段的交错命令。换句话说，可接收一个命令以开始将数据编程到一个子段，且可接收随后的接收的命令以开始将数据编程到另一子段。然后可接收第三命令以继续将更多的数据编程到第一子段。随后，MBC存储器装置至少检查与每个数据页相关联的虚拟页地址的LSB (步骤602)。如果例如MBC存储器装置被配置为每单元多达三位数据存储，则最后两个LSB被检查。如果例如MBC存储器装置被配置为每单元多达两位数据存储，则最后一个LSB被检查。不考虑存储器装置被配置成每单元存储的位的最大数量，将存在识别物理行的每个虚拟页所需的虚拟页地址LSB的最小数量。这些是在步骤602被检查的LSB。MBC存储器装置的内部控制器(也被称为命令解码器)接着在步骤604响应于LSB来执行适当的编程序列或算法。更具体地，内部控制器执行部分MLC编程算法，其包括对于MBC存储器装置的少于每单元位的最大数量的任何编程算法。这个内部控制器例如在图1的闪存装置框图中被示为控制器18。
[0094]例如，如果虚拟页地址的LSB为“0”，则MBC存储器装置的内部控制器可执行SBC编程算法。如果没有接收到具有为“I”的虚拟页地址的另外的编程命令，则页在SBC存储模式中被编程到物理行。物理行的单元的因而产生的可能阈值电压可例如如图12A或13A所示出现。在另一例子中，接收到一对编程命令，其中第一编程命令包括为“O”的虚拟页地址LSB，而第二编程命令包括为“I”的虚拟页地址LSB。在这种情况下，使用SBC编程算法对第一页数据编程。接着根据由存储器装置的内部控制器执行的2位MBC编程算法来针对同一物理行编程具有为“I”的LSB的第二页数据。物理行的单元的因而产生的可能阈值电压如图12B或13B所示出现。
[0095]图19示出根据实施方式的存储器系统的详细示例性操作。在步骤700开始，假设MBC存储器装置的所有其子段(例如作为例子为存储块)配置为完全N位MBC存储，其中N是每单元可存储的位的最大数量。在本例中，假设N = 2。因此，存储器控制器的映射表将使每个子段的SLC/MLC状态位设置为表示完全MLC数据存储模式。在步骤702由存储器控制器接收主机请求，且存储器控制器在步骤704确定该请求是编程请求还是擦除请求。如果主机请求不是这两个请求，则该请求在步骤706被执行，且系统等待另一主机请求。否贝U，该方法继续进行到步骤708，其中存储器控制器进一步确定数据是否应在MBC模式中被编程。如果数据应在MBC存储模式中被编程，则在步骤710检查选定存储块的编程/擦除周期的数量。在步骤712，执行选定存储块的编程/擦除周期的最大数量是否被达到的确定。如果没有达到，则在步骤714通过将所需的编程命令发出到存储器装置来执行MLC编程操作。
[0096]另一方面，如果已经达到了选定存储块的编程/擦除周期的最大数量，则存储器控制器执行块寿命延长算法。这个算法在步骤716开始，其中新数据被编程到可用的MLC或SLC配置的存储块。在最初选择的存储块中的任何驻留的数据稍后在后台操作期间被拷贝到可用的MLC或SLC配置的存储块，其可以是新数据最近被编程到的同一存储块。这个后台操作可由存储器控制器调度。
[0097]在步骤718，通过更新在存储阵列中的选定块的相应的SLC/MLC标签位来转换该选定块以用作SLC存储块。存储器控制器的映射表在步骤720被更新以反映在选定存储块的存储模式中的这个变化。这个更新还可包括将所转换的SLC存储块的编程/擦除周期的数量重置到适当的SLC编程/擦除限制。例如，这个限制可以在IOK到100K个周期之间。
[0098]返回到在步骤708的判定，如果编程请求用于SLC存储，则在步骤722检查选定SLC存储块的编程/擦除周期的数量以确定是否达到了周期的最大数量。如果在步骤724对于选定SLC存储块没有达到周期的最大数量，则在步骤706通过将所需的编程命令发送到存储器装置来执行SLC编程操作。如前面讨论的，SLC地址绑定方案由存储器控制器使用以发出具有被限制到每个物理行的下方页的地址的虚拟页地址的编程命令。否则，SLC存储块不能可靠地存储SLC数据，且该方法继续进行到步骤726，其中SLC编程操作针对另一可用的SLC存储块被执行，且在最初选择的SLC存储块中的任何驻留的数据被拷贝到同一可用SLC存储块或另一可用SLC存储块。在步骤728在存储器装置中将最初选择的SLC存储块标记为无效的，且在步骤720相应地更新存储器控制器中的映射表。将存储块标记为无效具有未来不再使用该存储块的效果。
[0099]当前显示的实施方式的优点是，存储器装置的少于完全MBC存储模式的任何存储操作模式可被执行，而不需要设置任何寄存器、重新启动存储器装置或对其正常操作的任何其它中断。
[0100]在所有前面讨论的实施方式中，对用户透明地完成由闪存控制器执行的选择性MBC或SBC过程。不需要来自用户的额外的指令或指令的修改，因为SBC/MBC存储模式操作的所有确定由闪存控制器完成。因此，存在与主机系统实现当前描述的闪存系统所需的最小开销。
[0101]在前述描述中，为了解释的目的，阐述了很多细节，以便提供对实施方式的彻底理解。然而，对本领域中的技术人员而言很明显的是，这些特定的细节不是实践实施方式所必需的。在其它实例中，公知的电气结构和电路以框图形式示出，以便不使实施方式的方面难于理解。例如，未提供关于本文描述的实施方式是否被实现为软件例程、硬件电路、固件或其组合的特定的细节。
[0102]上述实施方式仅旨在作为示例。本领域中的技术人员可对特定的实施方式实施改变、修改和变化，而不偏离只由所附的权利要求限定的范围。
【权利要求】
1.一种用于对配置成每物理行存储多达N个数据页的每单元多位(MBC)闪存装置编程的方法，N是大于I的整数，所述方法包括: 发出一组编程命令，所述一组编程命令用于将多个数据页编程到所述闪存装置的具有至少一个物理行的子段， 所述一组编程命令被限制为对从与所述至少一个物理行中的每个 对应的所有可能的逻辑页地址中选择的逻辑页地址子集寻址；以及 响应于在所述编程命令中的所述逻辑页地址子集来将少于N个页编程到所述闪存装置的所述至少一个物理行中的每个。
2.如权利要求1所述的方法，还包括: 在发出所述一组编程命令之前访问映射表，其中所述映射表包含所述闪存装置的每个子段的存储模式信息。
3.如权利要求2所述的方法，其中访问所述映射表包括: 选择具有部分MBC存储模式的子段，其中在该部分MBC存储模式中每物理行存储少于N个数据页。
4.如权利要求3所述的方法，还包括: 选择与所述部分MBC存储模式对应的所述逻辑页地址子集。
5.如权利要求4所述的方法，其中与所述至少一个物理行中的每个对应的所有可能的逻辑页地址包括以下方页地址开始并以上方页地址结束的连续页地址。
6.如权利要求5所述的方法，其中所述逻辑页地址子集包括所述下方页地址一直到中间页地址，其中所述中间页地址在所述至少一个物理行中的每个的所述上方页地址和所述下方页地址之间。
7.如权利要求5所述的方法，其中所述逻辑页地址子集只包括所述至少一个物理行中的每个的下方页地址。
8.如权利要求5所述的方法，其中发出一组编程命令包括重复地提供编程命令分组，每个编程命令分组包含所述多个数据页中的一页和所述逻辑页地址子集中的一个逻辑页地址。
9.如权利要求8所述的方法，其中发出一组编程命令包括: 提供用于将所述多个数据页中的M个页编程到所述闪存装置的一个物理行的M个编程命令分组，其中M是小于N的整数值。
10.如权利要求8所述的方法，其中发出一组编程命令包括: 重复地提供用于将所述多个数据页中的一页编程到所述闪存装置的一个物理行的一个编程命令分组。
11.如权利要求1所述的方法，还包括: 在发出所述一组编程命令之前，接收主机请求以在部分MBC存储模式中对所述多个数据页编程。
12.如权利要求1所述的方法，还包括: 在发出所述一组编程命令之前，接收主机请求以在完全MBC存储模式中对所述多个数据页编程。
13.如权利要求12所述的方法，包括确定已经达到了所述子段的MBC编程/擦除周期的最大数量。
14.如权利要求13所述的方法，还包括: 选择配置成在所述完全MBC存储模式中对所述多个数据页编程的另一子段，并将所述子段设置到部分MBC存储模式。
15.如权利要求14所述的方法，其中所述完全MBC存储模式包括每单元两位存储模式，而所述部分MBC存储模式包括每单元一位存储模式。
16.—种系统,包括: 存储器控制器，其配置为发出编程命令，所述编程命令被限制为对从与存储装置的每个物理行对应的所有可能的逻辑页地址中选择的逻辑页地址子集寻址，所述存储器装置包括: 每单元多位(MBC)存储器装置，其配置为: 每物理行存储最多N个页，其中N是大于I的整数，以及 响应于从所述存储器控制器接收的所述编程命令中的所述逻辑页地址子集来对每个物理行编程少于N个页。
17.如权利要求16所述的系统，其中所述存储器控制器包括: 用于存储与所述存储器装置的子段对应的元数据的映射表。
18.如权利要求17所述的系统，其中所述映射表被配置为包括每个所述子段的存储模式信息。
19.如权利要求18所述的系统，其中所述映射表被配置为包括与每个所述子段的存储模式相关联的地址绑定信息。
20.如权利要求19所述的系统，其中所述存储器控制器包括: 用于访问所述映射表并响应于所述映射表中的所述元数据提供所述编程命令的控制电路。
21.如权利要求20所述的系统，其中每个所述编程命令包括: 数据页、用于选择所述存储器装置的子段和所述子段内的物理行的地址信息，以及 要被编程到所述物理行中的所述数据页的逻辑页地址。
22.如权利要求21所述的系统，其中: 所述存储器装置被配置为每物理行存储最多N = 2页，且每物理行的两页中的每页能够通过上方页地址和下方页地址来寻址。
23.如权利要求22所述的系统，其中: 所述上方页地址具有第一最低有效位，以及 所述下方页地址具有不同于所述第一最低有效位的第二最低有效位。
24.如权利要求17所述的系统，其中所述存储器装置的所述子段包括存储块。
25.如权利要求17所述的系统，其中所述存储器装置的所述子段包括存储块的子块。
26.如权利要求17所述的系统，其中所述存储器装置的所述子段包括存储块的物理行。
27.一种用于对配置成每单元存储多达N位的每单元多位(MBC)闪存装置编程的方法，其中N是大于1的整数，所述方法包括: 接收主机请求以对数据页编程；确定将在部分MBC存储模式中编程所述数据页，其中在该部分MBC存储模式中少于N个能够虚拟寻址的数据页被存储在所述闪存装置的每个物理行中； 访问包含所述闪存装置的元数据的映射表，以选择以所述部分MBC存储模式配置的所述MBC闪存装置的子段；以及 发出至少一个编程命令，用于使用虚拟页地址将所述数据页编程到所述子段，所述虚拟页地址被限制为用于将页编程到每个物理行的少于N个可能的虚拟页地址的子集。
28.如权利要求27所述的方法，其中: N = 2，且可能的虚拟页地址包括下方页地址和上方页地址，以及发出至少一个编程命令包括重复地发出编程命令，每个编程命令包括数据页和下方页地址。
29.如权利要求27所述的方法，其中: N>2，且可能的虚拟页地址包括下方页地址、上方页地址以及在所述下方页地址和所述上方页地址之间的至少一个中间页地址，以及 发出至少一个编程命令包括重复地发出编程命令，每个编程命令包括数据页、以及所述下方页地址和所述至 少一个中间页地址之一。
【文档编号】G11C16/08GK103946923SQ201280057055
【公开日】2014年7月23日 申请日期:2012年9月19日 优先权日:2011年9月23日
【发明者】金镇祺 申请人:莫塞德技术公司