编程方法及存储器的制造方法
【专利摘要】本发明揭示编程存储器的方法及存储器。在至少一个实施例中，通过确定选定单元的预目标阈值电压来编程存储器，其中使用所述选定单元的至少一个相邻单元的预目标阈值电压值来确定所述预目标阈值电压。
【专利说明】编程方法及存储器
【技术领域】
[0001 ] 本发明大体来说涉及存储器，且特定来说在一个或一个以上实施例中，本发明涉及编程快闪存储器。
【背景技术】
[0002]存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
[0003]快闪存储器装置已发展成用于各种各样电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。存储器单元的阈值电压的改变(经由对电荷存储结构(例如，浮动栅极或电荷陷阱)进行编程)或其它物理现象(例如，相变或极化)确定每一单元的数据值。通常将所述单元分组成若干块。可(例如)通过将电荷存储结构充电来对一块内的单元中的每一者进行电编程。此类型的单元中的数据是由在所述电荷存储结构中存在或不存在电荷而确定。可通过擦除操作来从电荷存储结构移除电荷。快闪存储器的常见用途包含:个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字录制器、游戏机、电器、车辆、无线装置、蜂窝式电话及可装卸存储器模块，且快闪存储器的用途不断扩大。
[0004]快闪存储器通常利用称为NOR快闪及NAND快闪的两种基本架构中的一者。所述名称是从用以读取装置的逻辑得出。在NOR快闪架构中，存储器单元的逻辑列与耦合到数据线(例如通常称为位线的那些数据线)的每一存储器单元并联耦合。在NAND快闪架构中，存储器单元的一列仅与所述列的耦合到位线的第一存储器单元串联耦合。
[0005]随着电子系统的性能及复杂度增加，在系统中对额外存储器的要求也增加。然而，为了继续减少系统的成本，部件计数必须保持为最小值。可通过增加集成电路的存储器密度(通过使用例如多电平单元(MLC)等技术)来实现此需求。举例来说，MLC NAND快闪存储器是极具成本效益的非易失性存储器。
[0006]多电平单元可通过给存储于传统快闪单元上的特定阈值电压(Vt)指派位模式来利用所述单元的模拟性质。取决于指派给单元的电压范围的数量及在存储器单元的寿命操作期间所指派电压范围的稳定性，此技术准许每单元存储两个或两个以上位。
[0007]举例来说，可给一单元指派四个不同电压范围，针对每一范围为200mV。通常，在每一范围之间为0.2V到0.4V的静区以防止所述范围重叠。如果存储于单元上的电压在第一范围内，那么所述单元正存储逻辑11状态且通常被视为所述单元的经擦除状态。如果电压在第二范围内，那么所述单元正存储逻辑01状态。此针对与用于单元的范围一样多的范围而继续，前提是这些电压范围在存储器单元的寿命操作期间保持稳定。
[0008]由于在每一 MLC中存储两个或两个以上状态，因此针对每一状态的电压范围中的每一者的宽度可极为重要。所述宽度与存储器电路的操作中的许多变量有关。举例来说，可在一个温度下检验单元且可在不同温度下读取所述单元。确定单元是否被擦除或编程到正确Vt范围的电路必须做出所述确定。所述电路的一些特性受温度影响。Vt窗为所有这些类型的差异的和，其变换成Vt的所感知窗的移位。为了使窗操作，四个状态的宽度加上每一状态之间的余量应总计为可用窗。
[0009]当编程存储器中的单元时，对所述单元的编程可影响所述单元的相邻单元的阈值电压。具体来说，编程耦合(例如浮动栅极间耦合或其它电荷存储结构间耦合)可影响水平相邻单元、垂直相邻单元或对角线相邻单元的阈值电压。当将单元编程到目标阈值电压且随后编程相邻单元时，相邻单元的阈值电压的移动可对已经编程单元具有耦合效应。所述效应为相邻单元的阈值电压的移动量及相邻单元与已经编程单元之间的耦合比的函数。随着存储器单元中每单元位的数目增加，阈值电压分布窗的数目增加且那些窗中的差错容限减小，且浮动栅极间耦合可变为编程干扰的一大部分。
[0010]出于例如上文所述的那些原因的原因且出于所属领域的技术人员在阅读及理解本说明书后将明了的例如下文所述的那些原因的原因，除其它之外，此项技术中需要减小存储器编程中的浮动栅极间耦合。
【发明内容】
【专利附图】
【附图说明】
[0011]图1是根据本发明的实施例的方法的流程图；
[0012]图2是根据本发明的实施例的阵列的一部分的图示；
[0013]图3A是根据本发明的另一实施例的方法的流程图；
[0014]图3B是根据本发明的另一实施例的方法的流程图；
[0015]图4是根据本发明的另一实施例的方法的流程图；
[0016]图5是根据本发明的另一实施例的方法的流程图；
[0017]图6是根据本发明的另一实施例的方法的流程图；且
[0018]图7是根据本发明的一个实施例具有拥有存储器阵列配置的至少一个存储器装置的电系统的功能框图。
【具体实施方式】
[0019]在以下对实施例的详细描述中，参考形成本发明一部分的附图。图式中，贯穿数个视图中相似编号描述大致类似的组件。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本发明。还可利用其它实施例，且可在不背离本发明范围的前提下做出结构、逻辑及电改变。
[0020]因此，以下详细描述不应视为具有限制意义，且本发明的范围仅由所附权利要求书以及此权利要求书被授权的等效内容的全部范围界定。
[0021]本文中所揭示的各种实施例包含用于将选定单元编程到低于目标阈值电压的阈值电压的预补偿，所述预补偿考虑到编程选定单元的相邻单元的耦合干扰。更具体来说，各种实施例可减小经预补偿目标阈值电压与目标阈值电压之间的间隙。
[0022]已使用选定单元的目标阈值电压的减小补偿浮动栅极间耦合以考虑到在编程选定单元的相邻单元时的稍后编程干扰。然而，由于在编程之前耦合干扰量是未知的，因此典型的调整仅将预目标电压调整到低于存储器的整个页的目标阈值电压的所设定量。在此类型的调整中，不仅一些单元具有过低的预目标电压，从而导致编程中的增加的差错，而且一些单元可具有设定为过高的预目标阈值电压，此可导致过编程，g卩，编程到下一电压范围中。这些差错中的每一者本身就是问题，且每一者通过本文中所描述的各种实施例来加以校正。
[0023]图1中以流程图形式展示编程存储器的方法100。方法100包括在框102中确定选定单元的预目标阈值电压。在一个实施例中，确定预目标阈值电压使用选定单元与其相邻单元中的每一者之间的耦合比。选定单元的“相邻单元”可包含存储器中直接邻近所述单元的那些单元。举例来说，可存在水平邻近于选定单元的单元(例如，在相同字线上)，可存在垂直邻近于选定单元的单元(例如，在相同位线上)，且可存在对角线邻近于选定单元的单元(例如，在不同于选定单元的位线及字线的位线及字线上)。
[0024]在另一实施例中，确定进一步包括将选定单元的预目标阈值电压设定为等于选定单元的目标阈值电压的量减去与由于所述选定单元的所有相邻单元所致的合计阈值电压移位成比例的量。图2中展示存储器装置的阵列200的局部图。使用字线210及位线220来存取待编程的选定单元202。单元202具有在阵列200的编程期间也将编程的八个相邻单元。水平邻近的相邻单元为字线210上的单元232及234。垂直邻近的相邻单元为位线220上的单元236及238。对角线邻近的相邻单元为邻近位线218及邻近字线208及212上的单元240及242以及邻近位线222及邻近字线208及212上的单元244及246。如已知，当编程相邻单元232、234、236、238、240、242、244及246时，所述编程将例如由于浮动栅极间耦合而影响单元202的阈值电压。选定单元202的每一类型的相邻单元(举例来说，水平相邻单元、垂直相邻单元及对角线相邻单元)将具有可确定(例如测量或预定)的耦合比。在一个实施例中，将此耦合比确定为相邻单元的耦合到选定单元202的阈值电压移动量的百分比。举例来说，如果水平相邻单元的阈值电压的移动为500毫伏且选定单元的阈值电压的改变为50mV，那么耦合比为10%。应理解，尽管已描述线性耦合，但也可使用本文中所描述的方法来补偿其它耦合。如果可确定耦合量，那么可对其进行补偿。用于确定其它耦合(例如非线性耦合)的技术为已知的且本文中不进一步加以论述。
[0025]在一个实施例中，做出对选定单元202将由于其相邻单元的后续编程而具有多少由于浮动栅极间耦合所致的移动的确定。通过确定(例如计算)每一相邻单元的阈值电压移动乘以其相应耦合比来做出所述确定。每一相邻单元的每一阈值电压移动的和为针对选定单元202的相邻单元的编程的由于浮动栅极间耦合所致的总(例如合计或与合计成比例)阈值电压移位。在一个实施例中，使用此确定来预补偿选定单元202的预目标阈值电压值。也就是说，知晓将耦合到选定单元202的阈值电压移位的量允许以比先前存储器中大的特异性确定选定单元202的预目标编程阈值电压。
[0026]在确定选定单元202的阈值电压的移动中的另一特异性程度下，对选定单元的相邻单元将被编程到哪一阈值电压的确定是在相邻单元的相邻单元将被编程到的预目标阈值电压的基础上做出的，且进一步考虑到其相邻单元的相邻单元的电荷存储结构间耦合。具体来说，在一个实施例中，对选定单元202将经受的耦合量的确定是使用其相邻单元中的每一者的预目标阈值电压来确定的，所述预目标阈值电压又是使用相邻单元的相邻单元的预目标阈值电压来确定的。[0027]图3A中以流程图形式展示用于编程存储器的方法300。方法300包括:在框302中将选定单元编程到所确定预目标阈值电压，在框304中将选定单元的相邻单元编程到相应所确定预目标阈值电压，在框306中将选定单元编程到所确定目标阈值电压，在框308中将相邻单元的相邻单元编程到相应所确定预目标阈值电压，及在框310中将相邻单元编程到所确定目标阈值电压。在一个实施例中，重复编程相邻单元的相邻单元，直到一页的所有单元均被编程到其目标阈值电压为止。
[0028]方法300可扩展到图3B中以流程图形式350展示的额外编程方法。具体来说，编程存储器的方法350包括在框352中将选定单元编程到所确定预目标阈值电压，在框354中将选定单元的第一到第(N-1)层级相邻单元编程到相应所确定预目标阈值电压，及在框356中使将选定及后续层级相邻单元编程到其所确定目标阈值电压与将第N及后续层级相邻单元编程到其预目标阈值电压交替。也就是说，所述方法以第二层级相邻单元到目标阈值电压、第N层级相邻单元到预目标阈值电压、第三层级相邻单元到目标阈值电压、第(N+1)层级相邻单元到其预目标阈值电压等等的模式使编程到单元的目标阈值电压及预目标阈值电压交替，直到编程完成为止。可将所述方法称为滚动N预目标预补偿。
[0029]图3A展示滚动2预目标预补偿。此方法扩展到图3B中的滚动N。对于此实施例，如下界定相邻层级单元。选定单元的第一层级相邻单元为与所述选定单元远离一个字线、远离一个位线或远离一个字线及一个位线的单元。第二层级相邻单元为选定单元的相邻单元的相邻单元等等，直到编程完成为止。
[0030]将方法350应用于滚动3预目标预补偿，发生以下情形。将选定单元编程到其所确定预目标阈值电压。将选定单元的第一及第二层级相邻单元编程到其所确定预目标阈值电压。接着，将选定单元编程到其目标阈值电压。接着，将第三层级相邻单元编程到其所确定阈值电压，将第一层级相邻单元编程到其目标阈值电压等等，直到编程完成为止。
[0031]在一个实施例中，如框302中将选定单元编程到所确定预目标阈值电压展示于图4中且包括:在框402中确定选定单元的相邻单元的存储器擦除阈值电压与所要预目标阈值电压之间的阈值电压差，在框404中确定(例如计算)在相邻单元的稍后编程期间由于耦合所致的选定单元阈值电压的总阈值电压移位，及在框406中将选定单元的所确定预目标阈值电压设定为所确定目标阈值电压减去与合计阈值电压移位成比例的量。在一个实施例中，所述存储器擦除阈值电压为阵列的页或块的平均擦除阈值电压。
[0032]在NAND存储器中，以已知方式同时擦除存储器块。经擦除单元的阈值电压通常为负阈值电压。然而，并非块中的每个单元均将擦除到相同擦除电压。一些单元将具有比平均擦除阈值电压更负的阈值电压，且其它单元将具有不及平均擦除阈值电压负的阈值电压。在另一实施例中，在感测操作中确定(例如测量)每一经擦除单元的实际电压，且确定单元的经擦除阈值电压与其目标(或预目标)阈值电压之间的阈值电压差。在此实施例中，当单元为相邻单元时对单元的阈值电压的移动量的确定(例如计算)允许对预目标阈值电压的甚至更严密的控制，因为相邻单元的阈值电压的实际移动量是已知的。
[0033]在图5中所展示的另一实施例中，展示用于编程存储器的方法500。方法500包括:在框502中基于选定单元的目标阈值电压及选定单元的多个相邻单元的多个预目标阈值电压而将所述选定单元编程到预目标阈值电压，及在框504中基于多个相邻单元中的每一者的相邻单元目标阈值电压的目标阈值电压及所述相邻单元的多个相邻单元的多个预目标阈值电压而将所述相邻单元编程到相邻单元预目标阈值电压。可确定(例如计算)由于一个或一个以上层级的相邻单元的多个相邻单元所致的阈值电压移位(例如总耦合电压)，且将预目标阈值电压确定(例如指派)为目标阈值电压减去总阈值电压移位或与其成比例的量。如已描述，此总阈值电压移位取决于由于相邻单元所致的耦合且还可使用相邻单元的所感测实际擦除电压来确定以较准确地预补偿待编程单元的预目标电压。此外，应理解，在一些实施例中，在将相邻单元编程到预目标阈值电压之前，还确定相邻单元的相邻单元的预目标阈值电压，且可执行此过程直到存储器的一页的所有单元均被编程为止。
[0034]在此些实施例中，如下执行编程操作。将选定单元编程到经预补偿预目标阈值电压。使用由于未编程相邻单元与选定单元之间的耦合所致的阈值电压移动的预期量来确定(例如计算)此经预补偿预目标阈值电压。一旦将选定单元编程到经预补偿预目标阈值电压，便将选定单元的相邻单元编程到其所确定预目标阈值电压值。使用由于第二层级相邻单元与所述第二层级相邻单元的相邻单元之间的耦合所致的阈值电压移动的预期量来各自确定其预目标阈值电压。接着，将选定单元编程到其目标阈值电压。接着，使用用于相邻单元的相同确定过程将第二层级相邻单元编程到其所确定预目标阈值电压值。接着，将选定单元的相邻单元编程到其相应目标阈值电压等等，直到页被完全编程为止。
[0035]上文所描述的方法使每一层级的单元在两个步骤中被编程。在其它实施例中，适于与上文所描述的方法一起使用的额外编程步骤可用于每一层级的单元。也就是说，可使用三个编程步骤，可称之为三遍次编程。在三遍次编程中，在三个步骤中编程每一层级的单元。在三遍次编程的一个实施例中，编程方法如图6中更详细展示的那样操作。在三遍次编程中，存在两个预目标编程步骤而非上文所描述的方法中的一个编程步骤。具体来说，三遍次编程包括在框602中对选定单元进行预先预目标编程，在框604中对选定单元的第一层级相邻单元进行预先预目标编程，在框606中对选定单元进行预目标编程，在框608中对第二层级相邻单元进行预先预目标编程，在框610中对第一层级相邻单元进行预目标编程，在框612中将选定单元编程到所确定目标阈值电压，及在框614中重复对每一下一后续层级的预先预目标编程、预目标编程及目标编程，直到编程完成为止。用于下一反复的框614将为对第三层级相邻单元进行预先预目标编程、对第二层级相邻单元进行预目标编程及对第一层级相邻单元进行目标编程。在一个实施例中，以与确定预目标编程层级相同的方式确定预先预目标编程层级。
[0036]在操作中，各种方法允许预目标阈值电压较接近于目标阈值电压。此又导致编程中的较小总差错。总差错为预目标与目标阈值电压之间的电压间隙及耦合比的函数。因此，当减小预目标阈值电压与目标阈值电压之间的间隙时，还减少编程所述存储器的总体差错。在一个或一个以上序列中将数据编程到预目标层级且在最终序列中将其编程到最终层级。在一个实施例中，针对干扰补偿预目标层级以便使预目标分布变紧，从而实现严密的最终分布。
[0037]本文中所描述的方法能够以管线方式来执行。也就是说，在正编程特定页时，可缓冲下一页，且在本文中针对页所描述的预补偿在编程先前页期间执行，因此编程可在与先前存储器中相同的速度下但以编程中的减少的总差错而发生。
[0038]图7是根据本发明的实施例且在其上实践本发明的各种实施例的存储器装置701的简化框图。存储器装置701包含布置成若干行及若干列的存储器单元阵列704。所述存储器装置还包含可以(举例来说)硬件、固件及/或软件实现的控制器。控制器的一个实例可包含I/o控制电路712及/或控制逻辑716。虽然将主要参考NAND存储器阵列来描述各种实施例，但各种实施例并不限于存储器阵列704的特定架构。适合于本发明实施例的其它阵列架构的一些实例包含NOR阵列、AND阵列及虚拟接地阵列。然而,一般来说,本文中所描述的实施例可适应准许产生指示每一存储器单元的阈值电压的数据信号的任何阵列架构。
[0039]提供行解码电路708及列解码电路710以解码提供到存储器装置701的地址信号。接收并解码地址信号以存取存储器阵列704。存储器装置701还包含输入/输出(I/
0)控制电路712以管理命令、地址及数据到存储器装置701的输入以及数据及状态信息从存储器装置701的输出。地址寄存器714耦合于I/O控制电路712与行解码电路708及列解码电路710之间以在解码之前锁存地址信号。命令寄存器724耦合于I/O控制电路712与控制逻辑716之间以锁存传入命令。控制逻辑716响应于所述命令而控制对存储器阵列704的存取并产生用于外部处理器730的状态信息。控制逻辑716耦合到行解码电路708及列解码电路710以响应于地址而控制行解码电路708及列解码电路710。
[0040]控制逻辑716还耦合到取样与保持电路718。取样与保持电路718以模拟电压信号的形式锁存传入或传出的数据。举例来说，所述取样与保持电路可含有用于对表示待写入到存储器单元的数据的传入电压信号或指示从存储器单元感测的阈值电压的传出电压信号进行取样的电容器或其它模拟存储装置。取样与保持电路718可进一步提供对经取样电压的放大及/或缓冲以将较强的数据信号提供到外部装置。
[0041]模拟电压信号的处置可采取类似于CMOS成像器【技术领域】中众所周知的方法的方法，其中将响应于入射照射而在成像器的像素处产生的电荷电平存储于电容器上。接着使用差分放大器将这些电荷电平转换为电压信号，其中参考电容器作为所述差分放大器的第二输入。接着将差分放大器的输出传递到模/数转换(ADC)装置以获得表示照射的强度的数字值。在本发明实施例中，可响应于使电容器经受指示存储器单元的分别用于读取或编程所述存储器单元的实际或目标阈值电压的电压电平而在所述电容器上存储电荷。可接着使用具有接地输入或具有其它参考信号作为第二输入的差分放大器将此电荷转换为模拟电压。可接着将差分放大器的输出传递到I/O控制电路712以供在读取操作的情况中从存储器装置输出或在编程存储器装置时的一个或一个以上检验操作期间用于比较。应注意，I/O控制电路712可任选地包含模/数转换功能性及数/模转换(DAC)功能性以将读取数据从模拟信号转换为数字位模式及将写入数据从数字位模式转换为模拟信号，使得存储器装置701可适于与模拟或数字数据接口通信。
[0042]在写入操作期间，在一个实施例中，根据用于预补偿单元及相邻单元的预目标阈值电压的实施例编程存储器阵列704的选定存储器单元，直到指示其Vt电平的电压与保持于取样与保持电路718中的电平匹配为止。作为一个实例，此可使用差分感测装置来将所保持电压电平与选定存储器单元的阈值电压进行比较而实现。与传统存储器编程几乎一样，可向选定存储器单元施加编程脉冲以增加其阈值电压直到达到或超过所要值为止。在读取操作中，将选定存储器单元的Vt电平传递到取样与保持电路718以供直接作为模拟信号或作为模拟信号的数字化表示而传送到外部处理器(图7中未展示)，此取决于ADC/DAC功能性是在存储器装置外部还是在其内提供。[0043]可以多种方式确定单元的阈值电压。举例来说，可在选定存储器单元变为被激活时的点处对存取线(例如通常称为字线的那些存取线)电压进行取样。或者，可向选定存储器单元的第一源极/漏极侧施加经升压电压，且可将阈值电压视为其控制栅极电压与其另一源极电压/漏极侧处的电压之间的差。通过将电压耦合到电容器，将与所述电容器共享电荷以存储所述经取样电压。注意，经取样电压不需要等于阈值电压，而是仅仅指示所述电压。举例来说，在向存储器单元的第一源极/漏极侧施加经升压电压且向其控制栅极施加已知电压的情况中，可将在存储器单元的第二源极/漏极侧处形成的电压视为数据信号，因为所形成的电压指示存储器单元的阈值电压。
[0044]取样与保持电路718可包含高速缓存(即，用于每一数据值的多个存储位置)，使得存储器装置701可在将第一数据值传递到外部处理器的同时读取下一数据值，或在将第一数据值写入到存储器阵列704的同时接收下一数据值。状态寄存器722耦合于I/O控制电路712与控制逻辑716之间以锁存状态信息以供输出到外部处理器。
[0045]存储器装置701经由控制链路732在控制逻辑716处接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE及写入启用WE#。存储器装置701可经由多路复用输入/输出(I/O)总线734从外部处理器接收命令(以命令信号的形式)、地址(以地址信号的形式)及数据(以数据信号的形式)并经由I/O总线734将数据输出到外部处理器。
[0046]在特定实例中，经由输入/输出(I/O)总线734的I/O引脚[7: 0]在I/O控制电路712处接收命令并将其写入到命令寄存器724中。经由总线734的输入/输出(I/O)引脚[7: 0]在I/O控制电路712处接收地址并将其写入到地址寄存器714中。可针对能够接收八个并行信号的装置经由输入/输出(I/O)引脚[7: 0]或针对能够接收十六个并行信号的装置经由输入/输出(I/O)引脚[15: 0]在I/O控制电路712处接收数据并将其传送到取样与保持电路718。还可针对能够发射八个并行信号的装置经由输入/输出(I/O)引脚[7: 0]或针对能够发射十六个并行信号的装置经由输入/输出(I/O)引脚[15: 0]输出数据。所属领域的技术人员将了解，可提供额外电路及信号，且已简化图7的存储器装置以帮助专注于本发明的实施例。
[0047]如上文关于用于预补偿阈值电压的方法及图1-6的阵列所描述来执行对存储器700的选定单元、块、页等的编程功能。
[0048]尽管已关于取样与保持电路718描述了图7，但应理解，控制逻辑716可耦合到数据锁存器而非取样与保持电路718，此并不背离本发明的范围。数据锁存器锁存传入或传出的数据。在写入操作期间，举例来说，如上文所描述使用两组编程脉冲来编程存储器阵列704的选定存储器单元，直到指示其Vt电平的电压与保持于数据锁存器中的数据匹配为止。作为一个实例，此可使用差分感测装置来将所保持数据与选定存储器单元的阈值电压进行比较而实现。
[0049]另外，尽管已根据各种信号的接收及输出的流行惯例来描述了图7的存储器装置，但应注意，各种实施例不受所描述的特定信号及I/O配置限制，除非本文中有明确说明。举例来说，可在与接收数据信号的那些输入分开的输入处接收命令及地址信号，或可经由I/O总线734的单个I/O线串行地发射数据信号。由于数据信号表示位模式而非个别位，因此8位数据信号的串行通信可与表示个别位的八个信号的并行通信同样高效。[0050]结论
[0051]已描述编程存储器的方法及使用所述方法的存储器，除其它之外，其取决于由于将存储器的选定单元的相邻单元从经擦除状态编程到预目标阈值电压所致的预期阈值电压移位而确定勇于编程所述选定单元的预目标阈值电压。
[0052]虽然本文中已图解说明且描述了特定实施例，但所属领域的一般技术人员将了解旨在实现相同目的的任何布置均可替代所展示的特定实施例。此申请案打算涵盖本发明的任何修改或变化。因此，显然打算使本发明仅由权利要求书及其等效内容限制。
【权利要求】
1.一种编程存储器的方法，其包括: 确定选定单元的预目标阈值电压，其中使用所述选定单元的至少一个相邻单元的预目标阈值电压值来确定所述预目标阈值电压。
2.根据权利要求1所述的方法，其中确定进一步使用所述选定单元与所述至少一个相邻单元之间的耦合比。
3.根据权利要求1所述的方法，其中确定还使用所述选定单元的所述至少一个相邻单元的至少一个相邻单元的预目标阈值电压值。
4.根据权利要求1所述的方法，其中确定进一步包括: 将所述选定单元的所述预目标阈值电压设定为等于所述选定单元的目标阈值电压的量减去与由于所述选定单元的多个相邻单元所致的总阈值电压移位成比例的量。
5.根据权利要求4所述的方法，其中通过以下操作来确定与总阈值电压移位成比例的量: 针对所述选定单元的每一相邻单元确定由于将所述相邻单元从经擦除状态编程到其预目标阈值电压所致的阈值电压移位； 将每一相邻单元的所述所确定阈值电压移位乘以所述选定单元与所述相应相邻单元之间的耦合比 '及 对每一相乘的结果进行求和以获得所述总阈值电压移位。
6.根据权利要求1所述的方法，且其进一步包括: 将所述选定单元编程到所述所确定预目标阈值电压； 将所述选定单元的相邻单元编程到相应所确定预目标阈值电压； 将所述选定单元编程到所确定目标阈值电压； 将所述选定单元的所述相邻单元的相邻单元编程到相应所确定预目标阈值电压；及 将所述选定单元的所述相邻单元编程到所确定目标阈值电压。
7.根据权利要求6所述的方法，其中重复编程所述选定单元的所述相邻单元的相邻单元及编程所述选定单元的相邻单元直到一页的所有单元被编程到其所确定目标阈值电压为止。
8.根据权利要求6所述的方法，其中将所述选定单元编程到初始阈值电压进一步包括预补偿所述初始阈值电压。
9.根据权利要求6所述的方法，其中将所述选定单元的所述多个相邻单元中的每一者编程到相应相邻单元初始阈值电压进一步包括预补偿所述相邻单元初始阈值电压。
10.根据权利要求1所述的方法，且其进一步包括: 基于所述选定单元的目标阈值电压及所述选定单元的所述至少一个相邻单元的所述预目标阈值电压而将所述选定单元编程到所述预目标阈值电压；及 基于所述至少一个相邻单元的目标阈值电压及所述相应相邻单元的多个相邻单元的多个预目标阈值电压而将所述至少一个相邻单元编程到所述相邻单元预目标阈值电压。
11.一种编程存储器的方法，其包括: 将选定单元编程到所确定预目标阈值电压； 将所述选定单元的第一到第(N-1)层级相邻单元编程到相应所确定预目标阈值电压；及使将选定及后续层级单元编程到其所确定目标阈值电压与将第N及后续层级相邻单元编程到其所确定预目标阈值电压交替。
12.根据权利要求11所述的方法，其中将选定单元编程到所确定预目标阈值电压包括: 确定所述选定单元的相邻单元的存储器擦除阈值电压与所要预目标电压之间的阈值电压差； 计算在所述相邻单元的稍后编程期间由于耦合所致的选定单元阈值电压的总阈值电压移位；及 将所述选定单元的所述所确定预目标阈值电压设定为所要预目标阈值电压减去所述总阈值电压移位。
13.根据权利要求11所述的方法，其中将选定单元编程到所确定预目标阈值电压包括: 确定所述选定单元的相邻单元的实际擦除阈值电压与所要预目标电压之间的阈值电压差； 计算在所述相邻单元的稍后编程期间由于耦合所致的所述选定单元阈值电压的总阈值电压移位 '及 将所述选定单元的所述所确定预目标阈值电压设定为所述所要预目标阈值电压减去所述总阈值电压移位。
14.根据权利要求11所述的方法，其中将选定单元编程到所确定预目标阈值电压包括使用由于所述选定单元与所述选定单元的多个相邻单元之间的耦合所致的所计算总阈值电压移位来确定所述选定单元的预目标阈值电压的总阈值电压移位。
15.根据权利要求14所述的方法，其中确定总阈值电压移位进一步包括: 测量所述多个相邻单元中的每一者的擦除电压与其相应预目标阈值电压之间的差； 将每一相邻单元的所述擦除电压与其相应预目标阈值电压之间的所述差乘以所述选定单元与所述相应相邻单元之间的耦合比；及 将每一相乘的结果相加以获得所述总阈值电压移位。
16.一种存储器装置，其包括: 存储器单元阵列 '及 控制器，其经配置以执行包括以下操作的方法: 确定选定单元的预目标阈值电压，其中使用所述选定单元的至少一个相邻单元的预目标阈值电压值来确定所述预目标阈值电压。
17.根据权利要求16所述的存储器装置，其中所述控制器使用所述选定单元与所述至少一个相邻单元之间的耦合比来确定选定单元的所述预目标阈值电压。
18.根据权利要求16所述的存储器装置，其中所述控制器通过使用所述选定单元的所述至少一个相邻单元的至少一个相邻单元的预目标阈值电压值来确定相邻单元的所述预目标阈值电压。
19.根据权利要求16所述的存储器装置，其中所述控制器通过将所述选定单元的所述预目标阈值电压设定为等于所述选定单元的目标阈值电压的量减去与由于所述选定单元的多个相邻单元所致的总阈值电压移位成比例的量来确定预目标阈值电压值。
20.根据权利要求19所述的存储器装置，其中所述控制器通过以下操作来确定总阈值电压移位:针对所述选定单元的每一相邻者确定由于将所述相邻单元从经擦除状态编程到其预目标阈值电压所致的阈值电压移位；将每一相邻单元的所述所确定阈值电压移位乘以所述选定单元与所述相应相邻单元之间的耦合比；及对每一相乘的结果进行求和以获得所述总阈值电压移位。
21.根据权利要求20所述的存储器装置，其中所述控制器使用每一相邻单元的每一相邻单元的预目标 阈值电压值来确定所述相邻单元的预目标阈值电压。
【文档编号】G11C16/10GK103650057SQ201280033629
【公开日】2014年3月19日 申请日期:2012年6月28日 优先权日:2011年7月6日
【发明者】维沙尔·萨林, 威廉·H·拉德克, 弗朗姬·F·鲁帕尔瓦尔 申请人:美光科技公司