专利名称：伴随式的计算方法及其计算装置的利记博彩app
技术领域：
本发明涉及固态存储技术领域，尤其涉及一种伴随式的计算方法及其计算装置。
背景技术：
固态硬盘存储技术为现有技术中常用的存储技术。由于闪存要求纠错电路所具备的纠错能力越来越高，导致纠错电路的面积和功耗增加。随着固态硬盘的数据传输速度的提闻，要求纠错电路的速度提闻，提闻纠错电路工作频率是提闻纠错电路的一种方式。目前，纠错电路的伴随式计算电路中的求余数运算面积功耗大，且关键路径长，严重影响纠错电路的工作频率、面积和功耗。
现有的伴随式计算是把组成生成多项式的最小多项式的根代入接收到的码字多项式并计算出结果的过程，硬件实现时通常先将码字多项式对生成多项式求余数，然后把最小多项式的根代入到余数中。以纠错能力为60，有限域是GF(2~15)的BCH纠错电路为例，生成多项式的最高阶次是900，所使用的线性反馈移位寄存器的长度是900，因此，求余数运算的关键路径会比较长。而在代入根的运算中，需要拆分多个周期实现代入根的运算，否则也会因为关键路径太长而导致工作频率不高。综上可知，现有的伴随式计算技术在实际使用上，显然存在不便与缺陷，所以有必要加以改进。
发明内容
针对上述的缺陷，本发明的目的在于提供一种伴随式的计算方法及其装置，以降低伴随式计算的功耗，缩短伴随式的计算装置关键路径，使伴随式的计算装置能工作在高的频率下。为了实现上述发明目的，本发明提供了一种伴随式的计算方法，所述计算方法包括将接收到的码字多项式对最小多项式进行求余运算；将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式；根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式。根据所述的伴随式的计算方法，在所述将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式的步骤中，将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中序号为奇数的部分伴随式；在所述根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式的步骤中，根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式。根据所述的伴随式的计算方法，所述计算伴随式中序号为奇数的部分伴随式通过线性反馈移位寄存器计算。根据所述的伴随式的计算方法，所述伴随式中序号为偶数的部分伴随式通过平方运算器计算。根据所述的伴随式的计算方法，在所述根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式的步骤之后还包括根据所述序号为奇数的部分伴随式和序号为偶数的部分伴随式，计算关键方程系数的步骤。为了实现本发明的另一发明目的，本发明还提供了一种伴随式的计算装置，所述计算装置包括求余运算模块，用于将接收到的码字多项式对最小多项式进行求余运算；第一部分伴随式计算模块，用于将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式；第二部分伴随式计算模块，用于根据所述部分伴随式，计算所述伴随式中的剩下·部分的伴随式。根据所述的伴随式的计算装置，所述第一部分伴随式计算模块用于将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中序号为奇数的部分伴随式；所述第二部分伴随式计算模块用于根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式。根据所述的伴随式的计算装置，所述求余运算模块为线性反馈移位寄存器。根据所述的伴随式的计算装置，所述第二部分伴随式计算模块为平方运算器。根据所述的伴随式的计算装置，所述计算装置还包括求解关键方程系数模块，用于根据所述序号为奇数的部分伴随式和序号为偶数的部分伴随式，计算关键方程系数。本发明通过将接收到的码字多项式对最小多项式求余，有效提高伴随式计算的工作频率；将接收到的码字多项式对最小多项式求余，并基于该余数计算伴随式，有效的降低伴随式计算的延迟；将接收到的码字多项式对最小多项式求余，并基于该余数计算部分伴随式，减少伴随式的计算，降低面积和功耗。进一步的，将接收到的码字多项式对最小多项式求余，并基于该余数计算部分伴随式，在求解关键方程系数时实时计算所需要的伴随式，有效的降低功耗。另外，在求解关键方程系数时使用实现有限域的平方运算的电路实时计算所需要的伴随式，所述的平方电路只有十几个门，更有效的降低面积和功耗。
图I是本发明的第一实施例提供的伴随式的计算装置的结构示意图；图2是本发明的第三实施例提供的伴随式的计算装置的结构示意图；图3是本发明的一个施例提供的伴随式的计算装置的结构示意图；图4是本发明的一个实施例提供的伴随式的计算装置的求余数运算和代入根的乘法运算框图；图5是本发明的一个实施例提供的实现求余数运算的线性反馈移位寄存器电路图；图6是本发明一个实施例提供的伴随式平方运算结构；图7是本发明第五实施中提供的伴随式的计算方法流程图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。参见图1，本发明的第一实施例提供了一种伴随式的计算装置100，所述计算装置100包括求余运算模块10，用于将接收到的码字多项式对最小多项式进行求余运算；第一部分伴随式计算模块20，用于将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式；第二部分伴随式计算模块30，用于根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式。 在该实施例中，针对当前伴随式计算电路的面积功耗大、工作频率低的缺陷，提供了实现一种面积功耗优化的伴随式的计算装置100，能够有效的降低伴随式计算的功耗，且所实现的伴随式的计算装置100关键路径短，能够工作在高的频率下。具体的，求余运算模块10通过用接收端接收到的码字多项式对组成生成多项式的最小多项式求余数实现伴随式计算的求余运算，第一部分伴随式计算模块20再把生成多项式的根代入到余数中计算部分伴随式，第二部分伴随式计算模块30并在求解关键方程系数时计算另外一部分伴随式。由于伴随式的计算装置100中对最小多项式求余而不是对生成多项式求余数，其相应的关键路径短，延迟小，降低运算面积和功耗。在本发明的第二实施例中，第一部分伴随式计算模块20用于将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中序号为奇数的部分伴随式；第二部分伴随式计算模块30用于根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式。所使用的线性反馈移位寄存器长度和生成多项式的阶次相关，关键路径短，延迟小，译码电路能够工作在高的频率。本装置的伴随式代入根的运算在一个周期内完成，延迟小。本装置在伴随式计算时只计算部分伴随式，而另外一部分伴随式通过平方器实时计算，减少伴随式计算的逻辑单元，降低面积和功耗。参见图2，在本发明的第三实施例中，伴随式的计算装置100还包括求解关键方程系数模块40，用于根据所述序号为奇数的部分伴随式和序号为偶数的部分伴随式，计算关键方程系数。参见图3是本发明一个实施例提供的伴随式的计算装置100的结构示意图，其中，求余运算模块10为线性反馈移位寄存器，第一部分伴随式计算模块20代入根计算伴随式模块20为第二部分伴随式计算模块30为平方运算器。为方便说明以纠错能力为60，有限域是GF(2~15)的BCH纠错电路为例，需要序号从I到120的120个伴随式，此处仅计算序号是奇数的60个伴随式。图中LFSR(LinearFeedbackShiftingRegister,线性反馈移位寄存器)求余模块10实现接收到的码字多项式对最小多项式的求余数运算，它的输出是最高次幂为14的多项式。把对应的最小多项式的根代入到对应的余数多项式中，计算出对应的伴随式。为了减少逻辑的使用，在LFSR求余模块10求余数和代入根计算伴随式模块20中只计算了部分伴随式。另外一部分伴随式通过第二部分伴随式计算模块30即伴随式平方运算电路30实现计算。参见图4是本发明一个实施例提供的伴随式的计算装置100实现求余数运算的线性反馈移位寄存器电路图，图中的m为14。由该图可见，在平行展开后，伴随式的计算装置100的求余数运算的关键路径也不会太长，能工作在较高的频率。参见图5是伴随式的计算装置100的实现伴随式平方运算的电路框图。所述的平方运算电路，是根据序号为i的伴随式，计算序号为2i的伴随式，所用的平方运算电路只有一个，且只用十几个逻辑门。图7是本发明一个实施例提供的伴随式平方运算结构。假设余数b (X)为b (X) =b0+bix+b2x2+......+V1Xn'那么伴随式可以表示为民=明=%+￥ + W)2……+,同理另外一个伴随式可以写为-.S21 =6(沪)= +却2ι+δ2(沪)2...... + bNJd2i)N-1 由于二进制BCH中，有限域的加法运算是异或运算，因此有(.VJ2=S,.^ =^0+V^+^2(S2i)2......+Ufr1 = S2,;从而根据序号为 i 的伴随
式，计算序号为2i的伴随式。以纠错能力为60，有限域是GF(2~15)的BCH纠错电路为例，需要120个伴随式，且伴随式的序号是I至120。由于伴随式是顺序且分多个周期输入到求解关键方程系数模块40，传统的在伴随式计算时计算出所有的伴随式耗费大量的逻辑单元。伴随式的计算装置100中在伴随式计算时只计算一半即60个伴随式，另外一半伴随式在求解关键方程系数时通过实现有限域平方运算的平方电路实时计算。所述的平方电路只有十几个逻辑门，因此能够在很大的程度上降低面积。所述的实时计算是指只在求解关键方程系数需要的前一个周期才把对应的伴随式计算出，因此能够有效的降低功耗。参见图7，在本发明的第五实施中，提供了一种伴随式的计算方法，所述计算方法包括步骤S701中，将接收到的码字多项式对最小多项式进行求余运算；该步骤由求余运算模块10实现。步骤S702中，将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式；该步骤由第一部分伴随式计算模块20实现。步骤S703中，根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式；该步骤由第二部分伴随式计算模块30实现。在本发明的一个实施例中，在步骤S702中，第一部分伴随式计算模块20将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中序号为奇数的部分伴随式；所述计算伴随式中序号为奇数的部分伴随式通过线性反馈移位寄存器计算。步骤S703中，第二部分伴随式计算模块30根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式。所述伴随式中序号为偶数的部分伴随式通过平方运算器计算。在本发明的另一个实施例中，在所述步骤S703之后还包括根据所述序号为奇数的部分伴随式和序号为偶数的部分伴随式，计算关键方程系数的步骤。该步骤由求解关键方程系数模块40实现。根据BCH码的编码原理，编码后的码字多项式能够被最小多项式整除。因此，伴随式的计算装置100的求余运算模块10首先将接收到的码字多项式对最小多项式求余数，然后第一部分伴随式计算模块20把最小多项式的根代入到所得的余数中。同样以纠错能力为60，有限域是GF (2~ 15)的BCH纠错电路为例，最小多项式的阶次最大值是15，因此求余数运算的线性反馈移位寄存器的长度是15，余数的最高阶次是14，不管是求余数运算，或者是代入运算，所使用电路的关键路径都很短，能够工作在较高的频率。此外，由于余数的最高阶次是14，代入根的运算可以在一个周期内完成，伴随式计算的代入运算的延迟是一个周期。综上所述，本发明通过将接收到的码字多项式对最小多项式求余，有效提高伴随式计算的工作频率；将接收到的码字多项式对最小多项式求余，并基于该余数计算伴随式，有效的降低伴随式计算的延迟；将接收到的码字多项式对最小多项式求余，并基于该余数计算部分伴随式，减少伴随式的计算，降低面积和功耗。进一步的，将接收到的码字多项式对最小多项式求余，并基于该余数计算部分伴随式，在求解关键方程系数时实时计算所需要的伴随式，有效的降低功耗。另外，在求解关键方程系数时使用实现有限域的平方运算的电路实时计算所需要的伴随式，所述的平方电路只有十几个门，更有效的降低面积和功耗。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种伴随式的计算方法，其特征在于，所述计算方法包括 将接收到的码字多项式对最小多项式进行求余运算； 将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式； 根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式。
2.根据权利要求I所述的伴随式的计算方法，其特征在于，在所述将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式的步骤中，将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中序号为奇数的部分伴随式； 在所述根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式的步骤中，根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式。
3.根据权利要求2所述的伴随式的计算方法，其特征在于，所述计算伴随式中序号为奇数的部分伴随式通过线性反馈移位寄存器计算。
4.根据权利要求2所述的伴随式的计算方法，其特征在于，所述伴随式中序号为偶数 的部分伴随式通过平方运算器计算。
5.根据权利要求2所述的伴随式的计算方法，其特征在于，在所述根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式的步骤之后还包括 根据所述序号为奇数的部分伴随式和序号为偶数的部分伴随式，计算关键方程系数的步骤。
6.一种伴随式的计算装置，其特征在于，所述计算装置包括 求余运算模块，用于将接收到的码字多项式对最小多项式进行求余运算； 第一部分伴随式计算模块，用于将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式； 第二部分伴随式计算模块，用于根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式。
7.根据权利要求6所述的伴随式的计算装置，其特征在于，所述第一部分伴随式计算模块用于将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中序号为奇数的部分伴随式； 所述第二部分伴随式计算模块用于根据所述序号为奇数的部分伴随式，计算所述伴随式中序号为偶数的部分伴随式。
8.根据权利要求7所述的伴随式的计算装置，其特征在于，所述求余运算模块为线性反馈移位寄存器。
9.根据权利要求7所述的伴随式的计算装置，其特征在于，所述第二部分伴随式计算模块为平方运算器。
10.根据权利要求7所述的伴随式的计算装置，其特征在于，所述计算装置还包括 求解关键方程系数模块，用于根据所述序号为奇数的部分伴随式和序号为偶数的部分伴随式，计算关键方程系数。
全文摘要
本发明适用于固态存储技术领域，提供了一种伴随式的计算方法及其装置，所述计算方法包括将接收到的码字多项式对最小多项式进行求余运算；将所述最小多项式的根代入到所述求余运算获得的余数中，计算伴随式中的部分伴随式；根据所述部分伴随式，计算所述伴随式中的剩下部分的伴随式。借此，本发明降低了伴随式计算的功耗，缩短伴随式的计算装置关键路径，使伴随式的计算装置能工作在高的频率下。
文档编号G11C29/42GK102855940SQ201210202709
公开日2013年1月2日 申请日期2012年6月19日 优先权日2012年6月19日
发明者莫海锋, 朱丽娟 申请人:记忆科技(深圳)有限公司