专利名称：一种适用于神经元电路的阻变忆阻器的控制方法
技术领域：
本发明涉及神经元电路，具体涉及一种适用于神经元电路中用作突触连接的阻变忆阻器的控制方法。
背景技术：
在信息社会的不断发展过程中，人们对于大规模以及智能化计算的要求也越来越多。神经计算是一种大规模、并行、可实现智能化的计算模式，以其为基础的智能机器人在未来有着巨大的应用前景。用来进行神经计算的神经元电路分为两个工作状态一个是学习态，用于设置突触连接的权重；另一个是计算态，用于进行电路计算。在神经元电路中需要用到大量的突触连接，而且这些突触连接必须具有可变的权重，以及较小的面积以便于大规模集成。对于在神经元电路中用作突触连接的阻变忆阻器件而言，其阻值即为突触的权重值。通过调节重置终点电压，可实现阻变忆阻器的阻值可变，但是这种方法外围电路很复杂。通过调节阻变忆阻器的电流，可以控制阻变忆阻器的阻值的变化，现有的方法主要有控制设置电流和串联金属氧化物半导体MOS晶体管，前者的外围电路复杂度较高，而串联MOS晶体管的方法中由于通过MOS晶体管的反向电流大使其面积不能太小，限制了其大规模集成的能力。此外上述三种方法都不能精确地调节因为阻变忆阻器自身不稳定因素所造成的阻值浮动。因此提供一种能够实现小面积、阻值可变并且可以精确控制阻值浮动的控制方法是非常重要的。
发明内容
针对以上现有技术存在的问题，提出本发明。本发明的目的在于提供一种适用于神经元电路的阻变忆阻器的控制方法。本发明的适用于神经元电路的阻变忆阻器的控制方法包括在神经元电路里，阻变忆阻器的两个端口分别和MOS晶体管的漏端和源端相连，组成并联结构，并分别连接于前神经元和后神经元，MOS晶体管的栅端加上栅电压作为控制端。阻变忆阻器与MOS晶体管并联，阻变忆阻器会随着MOS晶体管的沟道电阻的阻值具有相应的阻值，在MOS晶体管的栅端加上一定的栅电压，使MOS晶体管的沟道电阻具有一定的阻值，从而通过调节MOS晶体管的栅电压将阻变忆阻器设置到预定阻值。通过控制MOS 晶体管的栅电压实现阻变忆阻器的阻值可变。阻变忆阻器可以是面积小且具有多值特性的各种新型存储器件，如阻变存储器或相变存储器等。MOS晶体管可以是NM0SFET，也可以是 PMOSFETo阻变存储器的阻值范围为10 IO9欧姆。阻变忆阻器可以是单极阻变忆阻器，也可以是双极阻变忆阻器。单极阻变忆阻器的两个端口没有区别，分别连接于MOS晶体管的漏端和源端相连。双极阻变忆阻器的两个端口分别为正端和负端，当正端加上正电压，负端接地时，阻变忆阻器的阻值随着电压的增加而增大；当负端加上正电压，正端接地时，阻变忆阻器的阻值随着电压的增加而减小。如果阻变忆阻器采用双极阻变忆阻器，当阻变忆阻器与NMOS晶体管并联时，阻变忆阻器的正端与NMOS晶体管的漏端相连，负端与NMOS晶体管的源端相连；当阻变忆阻器与PMOS晶体管并联时，阻变忆阻器的正端与PMOS晶体管的源端相连，负端与PMOS晶体管的漏端相连。MOS晶体管的栅端接栅电压作为控制端，用于在学习态通过栅电压改变MOS晶体管的沟道电阻来使得阻变忆阻器得到相应的阻值，也用于在计算态通过栅电压控制MOS晶体管的沟道电阻从而精确控制阻变忆阻器和MOS晶体管的并联结构的阻值。神经元电路包括两个工作状态一个是学习态，用于设置突触连接的权重(在这里是阻变忆阻器的阻值)；另一个是计算态，用于进行电路计算，在此工作状态下阻变忆阻器的阻值不变。MOS晶体管的衬底与源端相连，然后接地。在学习态，在MOS晶体管的栅端加上需要的栅电压，漏端接来自前神经元的学习输入信号(可以是直流信号，也可以是交流信号)，用于设定阻变忆阻器的阻值，源端通过后神经元接地。当漏端接入的学习输入信号一定时，MOS晶体管加上栅电压，将阻变忆阻器设置到预定阻值。在计算态，如果阻变忆阻器为预定阻值，控制MOS晶体管的栅电压使得MOS晶体管处于关断状态，前神经元、后神经元和阻变忆阻器构成计算电路，计算信号由前神经元经阻变忆阻器输入给后神经元，由后神经元得到输出；如果阻变忆阻器的阻值过大，可以通过在MOS晶体管的栅端加上适当的栅电压，这样并联结构的电阻会随着所加栅电压的大小而降低到适度的值，将并联结构的阻值设置为预定阻值。由此便于快速精确地对并联结构的阻值进行调节。本发明的优点本发明通过阻变忆阻器与MOS晶体管并联，在学习态，通过调节MOS晶体管的栅电压将阻变忆阻器设置到预定阻值；在计算态，通过栅电压控制MOS晶体管的沟道电阻从而精确控制阻变忆阻器和MOS晶体管的并联结构的阻值，从而快速精确地对并联结构的阻值进行调节。MOS晶体管的面积可以很小，有利于大规模集成，同时，控制MOS晶体管的栅电压能够实现阻变忆阻器的阻值可变并且可以精确控制阻值浮动。
图1是本发明的阻变忆阻器和NMOS晶体管的并联结构的示意图；图2是本发明的阻变忆阻器和PMOS晶体管的并联结构的示意图；图3是本发明的阻变忆阻器和NMOS晶体管的并联结构连接在电路中的示意图；图4是本发明的适用于神经元电路的阻变忆阻器的控制方法的流程图。
具体实施例方式下面结合附图，通过实施例对本发明做进一步说明。图1是双极阻变忆阻器和NMOS晶体管的并联结构的示意图，图2是双极阻变忆阻器和PMOS晶体管的并联结构的示意图，图中，1为MOS晶体管的漏端；2为MOS晶体管的源端。以NMOS晶体管为例，双极阻变忆阻器和NMOS晶体管的并联结构的连接在神经元电路中，阻变忆阻器的正端与NMOS晶体管的漏端相连，负端与NMOS晶体管的源端相连， NMOS晶体管的漏端接前神经元，源端接后神经元，以及栅端接栅电压作为控制端，如图3所示。
电路处于学习态时，学习控制系统根据需要学习的内容给NMOS晶体管的栅端加上相应2V的栅电压以控制NMOS晶体管的沟道电阻值，使其达到5千欧，然后控制后神经元使得NMOS晶体管的源端接地。接着前神经元给并联结构输入2V直流信号的学习输入信号，阻变忆阻器在学习输入信号和并联的MOS晶体管的沟道电阻共同作用下设定到相应的阻值10千欧，至此整个学习过程结束。电路处于计算态时，如果在学习态时阻变忆阻器设置到预定阻值10千欧，则控制 NMOS晶体管的栅电压使得NMOS晶体管处于关断状态，前神经元、后神经元和阻变忆阻器构成计算电路，计算信号由前神经元经阻变忆阻器输入给后神经元，由后神经元得到输出；如果在学习态中由于某种原因，如器件特性不稳定，使得阻变忆阻器没有被设置到预定阻值 10千欧，而是实际设置到20千欧，则在NMOS晶体管的栅端加入IV的栅电压，控制NMOS晶体管的沟道电阻值为20千欧，那么整个并联结构的阻值为预定阻值的10千欧。图4是本发明的适用于神经元电路的阻变忆阻器的控制方法的流程图。最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。
权利要求
1.一种适用于神经元电路的阻变忆阻器的控制方法，所述神经元电路包括设置突触连接的权重的学习态和进行电路计算的计算态，其特征在于，在神经元电路里，阻变忆阻器的两个端口分别和MOS晶体管的漏端和源端相连，组成并联结构，并分别连接于前神经元和后神经元，在MOS晶体管的栅端加上栅电压作为控制端。
2.如权利要求1所述的控制方法，其特征在于，在学习态，在MOS晶体管的栅端加上需要的栅电压，漏端接来自前神经元的学习输入信号，源端通过后神经元接地，当漏端接入的学习输入信号一定时，MOS晶体管加上栅电压将阻变忆阻器设置到预定阻值。
3.如权利要求1所述的控制方法，其特征在于，在计算态，如果阻变忆阻器为预定阻值，控制MOS晶体管的栅电压使得MOS晶体管处于关断状态；如果阻变忆阻器的阻值过大， 通过在MOS晶体管的栅端加上适当的栅电压，将并联结构的阻值设置为预定阻值。
4.如权利要求1所述的控制方法，其特征在于，所述阻变忆阻器为阻变存储器或相变存储器等具有多值特性的各种新型存储器件。
5.如权利要求1所述的控制方法，其特征在于，所述MOS晶体管是NM0SFET或PM0SFET。
6.如权利要求3所述的控制方法，其特征在于，所述学习输入信号为直流信号或交流信号。
7.如权利要求1所述的控制方法，其特征在于，所述阻变存储器的阻值范围为10 IO9 欧姆。
8.如权利要求1所述的控制方法，其特征在于，所述阻变忆阻器是单极阻变忆阻器，或者是双极阻变忆阻器。
9.如权利要求8所述的控制方法，其特征在于，所述阻变忆阻器采用双极阻变忆阻器， 当阻变忆阻器与NMOS晶体管并联时，阻变忆阻器的正端与NMOS晶体管的漏端相连，负端与 NMOS晶体管的源端相连；当阻变忆阻器与PMOS晶体管并联时，阻变忆阻器的正端与PMOS 晶体管的源端相连，负端与PMOS晶体管的漏端相连。
全文摘要
本发明公开了一种适用于神经元电路的阻变忆阻器的控制方法。本发明的控制方法在神经元电路里，阻变忆阻器的两个端口分别和MOS晶体管的漏端和源端相连，组成并联结构，并分别连接于前神经元和后神经元，在MOS晶体管的栅端加上栅电压。本发明通过阻变忆阻器与MOS晶体管并联，在学习态，通过调节MOS晶体管的栅电压将阻变忆阻器设置到预定阻值；在计算态，通过栅电压控制MOS晶体管的沟道电阻从而精确控制阻变忆阻器和MOS晶体管的并联结构的阻值，从而快速精确地对并联结构的阻值进行调节。MOS晶体管的面积可以很小，有利于大规模集成，同时，控制MOS晶体管的栅电压能够实现阻变忆阻器的阻值可变并且可以精确控制阻值浮动。
文档编号G11C11/56GK102543172SQ201210046710
公开日2012年7月4日 申请日期2012年2月27日 优先权日2012年2月27日
发明者张丽杰, 张耀凯, 杨庚雨, 潘越, 蔡一茂, 谭胜虎, 陈诚, 黄如, 黄英龙 申请人:北京大学