专利名称：Otp存储数据的写入与读取电路的利记博彩app
技术领域：
本发明特别涉及集成电路技术领域的一种MCU的存储器件的写入与读取电路。
背景技术：
对于可编程的OTP存储结构，数据传输端口为读写共用的双向端口，且写入数据时，OTP单元的栅极及漏极都需要加高压，因此对于OTP存储数据的烧写与读取电路，提出了特定的要求。对OTP写入数据时，栅极电压可直接通过高压管产生，写I时漏极电压需要达到“3-5V”，写O时漏极电压为低。为了达到要求的烧写电压，可以直接在烧写电路的漏极加高压结构，且不能影响读取电路，必须添加隔离读取的高压管。对OTP读取数据时，栅极电压为正常的读电平，不同的存储值，读取方式不同，存储的为O时，直接将O传输给读取电路，而读取为I时，OTP单元漏端为悬空态，需要靠读取电路将其最终输出拉高。此时读取时OTP单元漏端电压会受读取电路控制，超过I. 8V，就会影响OTP工作寿命。
发明内容
本发明目的在于提出一种结构简洁，且能正常对OTP写入与读取数据，又能保证 OTP单元寿命的OTP存储数据的写入与读取电路。为实现上述目的，本发明提出如下技术方案一种OTP存储数据的写入与读取电路，其特征在于，所述OTP存储数据的写入与读取电路包括第一、二、三、四、五、六、七、八、九、十、i 场效应管，第一、二、三、四非门，所述第五场效应管源极接接VDD，第五场效应管栅极与第七、第九场效应管栅极连接后再接 ReacLen信号，第五场效应管漏极与第六场效应管源极连接，第六场效应管漏极与第十一场效应管栅极、第七、第八场效应管漏极连接成一节点，第七、第八效应管源极连接后接地，第六场效应管栅极与第八场效应管栅极、第十一场效应管源极、第二、第三、第九场效应管漏极连接后再接OTP单元数据的输入输出端，第九场效应管源极接地，第十一场效应管漏极与第十场效应管漏极、第三非门输入端连接，第十场效应管源极接VDD，第十场效应管栅极接地，第三非门输出端与第四非门输入端连接，第四非门输出端与数据输出端连接，第二场效应管源极与第一场效应管漏极连接，第二场效应管栅极与第一非门输出端连接，第一场效应管源极接VDD，第一场效应管栅极与第四场效应管栅极、第二非门输出端连接，第二非门输入端与数据输入端连接，第三场效应管源极与第四场效应管漏极连接，第三场效应管栅极与第一非门输入端连接后再接Prog_en信号，第四场效应管源极接地。优选的，所述第一、二、五、六、十场效应管为PMOS管,第三、四、七、八、九、^ 场效应管为NMOS管。本发明的工作原理为0ΤΡ写入数据时，数据从数据输入端输入，当Prog_en使能信号有效时，如果数据为1，第一、第二场效应管导通，OTP单元数据的输入输出端In_out输出高电平VDD，当数据为O时，第三、第四场效应管导通，OTP单元数据的输入输出端In_out 输出低电平O ;0ΤΡ读出数据时，当ReacLen使能信号有效时，第七、第九场效应管截止，存储的值为O吋，由于第十场效应管为P管做的上拉电阻，即通过第十一场效应管，可将O传输给数据输出端Data_out，存储的值为I时，读出吋，OTP单元数据的输入输出端端ロ悬空态，如果OTP単元数据的输入输出端电压超过I. 2V，第八场效应管导通，第十一场效应管截止，通过第十场效应管的上拉作用，便可将输出端Data_out电压拉高；第九场效应管主要清零OTP単元数据线上的值，在不读也不写入的状态，清零OTP単元数据的输入输出端，保证读取时，读取正确的存储值。本发明的有益效果在于结构简洁，又能保证OTP工作寿命。
图I为OTP存储数据的写入与读取电路的整体电路图；图2和图3为OTP存储数据的写入电路电路图；图4为OTP存储数据的读取电路电路图。
具体实施方案实施例I參阅图1-4, Read_en为读使能信号，Prog_en为写使能信号，Data_in为烧写时数据输入端，Data_out为读取时数据输出端，In_out为OTP单元数据的输入输出端，OTP cell为OTP存储单元。第五场效应管源极接接VDD，第五场效应管栅极与第七、第九场效应管栅极连接后再接ReacLen信号，第五场效应管漏极与第六场效应管源极连接，第六场效应管漏极与第十一场效应管栅极、第七、第八场效应管漏极连接成ー节点，第七、第八效应管源极连接后接地，第六场效应管栅极与第八场效应管栅极、第十一场效应管源极、第ニ、第三、第九场效应管漏极连接后再接OTP単元数据的输入输出端In_out，OTP単元数据的输入输出端In_out与OTP单元OTP cell的漏极连接，第九场效应管源极接地，第i^一场效应管漏极与第十场效应管漏极、第三非门输入端连接，第十场效应管源极接VDD,第十场效应管栅极接地，第三非门输出端与第四非门输入端连接，第四非门输出端与数据输出端Data_out连接，第二场效应管源极与第一场效应管漏极连接，第二场效应管栅极与第一非门输出端连接，第一场效应管源极接VDD，第一场效应管栅极与第四场效应管栅极、第二非门输出端连接，第二非门输入端与数据输入端Datajn连接，第三场效应管源极与第四场效应管漏极连接，第三场效应管栅极与第一非门输入端连接后再接PR0G_EN信号，第四场效应管源极接地。其中第一、ニ、五、六、十场效应管为PMOS管，第三、四、七、八、九、十一场效应管为NMOS管。OTP cell写入数据时,数据从数据输入端Data_in输入，当Prog_en使能信号有效时，如果数据为1，第一、第二场效应管导通，OTP単元数据的输入输出端In_out输出高电平VDD，为了保证足够的烧写电压，In_out端必须经过高压管接至OTP単元，才能保证传输到OTP単元的漏极电压符合要求，如图2，其中高压管与OTP单元栅端均为高压；也可以直接接至OTP単元的漏端，OTP単元栅端为高压，如图3，当数据为0时，第三、第四场效应管导通，OTP单元数据的输入输出端In_out输出低电平0 ;0TP cell读出数据时，当Read_en使能信号有效时，第七、第九场效应管截止，存储的值为0时，由于第十场效应管为P管做的上拉电阻，即通过第十一场效应管，可将0传输给数据输出端Data_out，存储的值为I吋，读出吋，OTP单元数据的输入输出端In_out端ロ悬空态，如果OTP单元数据的输入输出端In_out电压超过I. 2V，第八场效应管导通，第十一场效应管截止，通过第十场效应管的上拉作用，便可将数据输出端Data_out电压拉高，且保证了 In_out端电压不超过限定值；第九场效应管主要清零OTP cell数据线上的值，在不读也不写入的状态，清零OTP单元数据的输入输出端In_out，保证读取时，读取正确的存储值。
以上仅是本发明的具体应用范例，对本发明的保护范围不构成任何限制。凡采用等同变换或者等效替换而形成的技术方案，均落在本发明权利保护范围之内。
权利要求
1.一种OTP存储数据的写入与读取电路，其特征在于，所述OTP存储数据的写入与读取电路包括第一、二、三、四、五、六、七、八、九、十、i 场效应管以及第一、二、三、四非门； 所述第五场效应管源极接VDD，栅极与第七、第九场效应管栅极连接后再接ReacLen信号，漏极与第六场效应管源极连接，第六场效应管漏极与第十一场效应管栅极、第七、第八场效应管漏极连接成一节点，第七、第八效应管源极连接后接地，第六场效应管栅极与第八场效应管栅极、第十一场效应管源极、第二、第三、第九场效应管漏极连接后再接OTP单元数据的输入输出端，第九场效应管源极接地，第十一场效应管漏极与第十场效应管漏极、第三非门输入端连接，第十场效应管源极接VDD，第十场效应管栅极接地，第三非门输出端与第四非门输入端连接，第四非门输出端为读取时数据读出端(Data_out)，第二场效应管源极与第一场效应管漏极连接，第二场效应管栅极与第一非门输出端连接，第一场效应管源极接VDD，第一场效应管栅极与第四场效应管栅极、第二非门输出端连接，第二非门输入端为烧写时数据写入端(Datajn)，第三场效应管源极与第四场效应管漏极连接，第三场效应管栅极与第一非门输入端连接后再接Prog_en信号，第四场效应管源极接地。
2.根据权利要求I所述OTP存储数据的写入与读取电路，其特征在于，所述第一、二、五、六、十场效应管为PMOS管，第三、四、七、八、九以及十一场效应管均为NMOS管。
全文摘要
本发明公开一种OTP存储数据的写入与读取电路，包括第一至第十一场效应管，第一至第四非门。OTP写入数据时，数据从数据输入端Data_in输入，当写入使能信号Prog_en有效时，如果数据为1，第一、第二场效应管导通，OTP单元数据的输入输出端In_out输出高电平VDD，当数据为0时，第三、第四场效应管导通，OTP单元数据的输入输出端In_out输出低电平0；OTP读出数据时，当读使能信号Read_en有效时，第五场效应管导通，第七、第九场效应管截止，OTP单元存储的值为0时，第六、第十一场效应管导通，将0传输给数据输出端Data_out，OTP单元存储的值为1时，In_out端为悬空态，通过第十场效应管的上拉作用，便可将数据输出端Data_out拉高。本发明结构简洁，又能保证OTP工作寿命。
文档编号G11C17/18GK102623065SQ20121000825
公开日2012年8月1日 申请日期2012年1月12日 优先权日2012年1月12日
发明者杨卫, 江猛, 韩红娟 申请人:苏州华芯微电子股份有限公司