专利名称：逻辑单元复用系统的利记博彩app
技术领域：
本发明涉及固态硬盘的纠错技术，尤其涉及一种应用于固态硬盘纠错技术的逻辑单元复用系统。
背景技术：
目前应用于固态硬盘的纠错技术主要是BCH，编码过程通过线性反馈移位寄存器 (LFSR)实现，译码过程分为三部分，首先是伴随式的计算，硬件上使用线性反馈移位寄存器以及有限域乘法器实现，随后是关键方程求解，最后是钱搜索过程。编码过程和译码过程的伴随式计算模块都需要使用线性反馈移位寄存器实现，两者在数学上都是对多项式求余，区别在于除数和被除数有所区别，在硬件上，有重合的地方。除了线性反馈移位寄存器，伴随式计算过程需要使用大量的有限域乘法器，实现一个已知量和未知量的乘法。钱搜索是把所有可能的根代入已知方程求根的过程，同样需要大量的有限域乘法器实现已知量和未知量的计算。钱搜索和伴随式计算两个模块中使用到的有限域乘法器有很多部分是相同的。从而，ECC实现过程使用到大量的重复逻辑单元。在目前设计的高速ECC中，编码和译码过程是分开的，译码过程的三个模块是流水线设计，以提高速度，在这样的设计中，使用重复的逻辑单元是必须的。ECC除了需要保护main data外，还需要保护页中的meta data。目前闪存控制器方案中，meta data的读写可以和main data分开的，对于这样的结构，需要分别使用不同的ECC保护main data和 meta data。一个 page 中只有一个 metadata,读或者写一次 page, meta data 的 ECC 只需要执行一次，在大多数的情况下，meta data的ECC是空闲的，不需要流水线设计。在这样的情况下，此ECC的各个模块之间具有大量相同的逻辑单元，其功耗较高，性价比也较低。综上可知，现有的固态硬盘的纠错芯片在实际使用上，显然存在不便与缺陷，所以有必要加以改进。
发明内容
针对上述的缺陷，本发明的目的在于提供一种逻辑单元复用系统，其可以分时复用相应的逻辑单元，减小芯片面积，降低功耗，节约成本。为了实现上述目的，本发明提供一种逻辑单元复用系统，应用于固态硬盘纠错技术，所述逻辑单元复用系统包括编码电路和译码电路，所述编码电路包括线性反馈移位寄存器，用于对待编码/译码信息多项式求余；所述译码电路包括伴随式模块，用于计算获取伴随式，所述伴随式模块包括伴随式计算模块和所述线性反馈移位寄存器，所述编码电路和译码电路分时复用所述线性反馈移位寄存器；关键方程确定模块，用于根据所述伴随式确定关键方程；以及钱搜索模块，用于判断获取所述关键方程的根，并根据所述关键方程的根输出错误位置信息。
根据本发明的逻辑单元复用系统，所述线性反馈移位寄存器的输入端连接有输入选择模块，用于控制所述待编码/译码信息输入所述线性反馈移位寄存器；所述线性反馈移位寄存器的输出端连接有输出选择模块，用于控制经所述线性反馈移位寄存器处理的信息的输出模式。根据本发明的逻辑单元复用系统，所述钱搜索模块包括钱搜索控制模块，用于钱搜索的并行控制，所述钱搜索控制模块的输入信息为所述关键方程的系数，其输出信息传送至钱搜索计算模块；钱搜索计算模块，用于根据所述钱搜索控制模块的输出信息计算判断所述关键方程的根；钱搜索判断模块，用于根据所述关键方程的根换算出错误位置，并输出所述错误位置信息。根据本发明的逻辑单元复用系统，所述伴随式计算模块包括伴随式乘法器和公用乘法器；所述钱搜索计算模块包括所述公用乘法器和钱搜索乘法器，所述伴随式计算模块和钱搜索计算模块分时复用所述公用乘法器。根据本发明的逻辑单元复用系统，所述公用乘法器连接有一公用乘法器控制模块，用于控制所述公用乘法器工作于伴随式计算或钱搜索状态。本发明通过分时复用固态硬盘纠错芯片的逻辑单元，降低芯片面积及功耗，也可节约成本。具体的，本发明的逻辑单元复用系统具有编码和译码电路，编码电路和译码电路可分时复用一线性反馈移位寄存器。同时，译码电路包括伴随式模块和钱搜索模块，这两个模块之间可以分时复用乘法器这一逻辑单元。借此，本发明的逻辑单元复用系统可以减少很多逻辑单元的使用，降低芯片功耗及成本，并可减少芯片面积。
图1是本发明一实施例的逻辑单元复用系统的结构示意图；图2是本发明一实施例的钱搜索模块的结构示意图；图3是本发明另一实施例的逻辑单元复用系统的结构示意图；图4是本发明一实施例的线性反馈移位寄存器的结构示意图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。参见图1，本发明提供了一种逻辑单元复用系统100，其主要应用于固态硬盘纠错技术，该系统100具有编码电路和译码电路，固态硬盘可借由该逻辑单元复用系统100进行数据信息的编码输入或译码输出，且可以运用BCH纠错。具体的，编码电路包括一线性反馈移位寄存器(LFSR) 10，用于对待编码/译码信息多项式求余。实际上，编码电路的编码功能即是通过线性反馈移位寄存器10来实现的， 对于BCH算法，编码过程是把信息多项式左移k位对生成多项式求余的过程，本发明的线性反馈移位寄存器10采用如图4所示的移位寄存器，固态硬盘在写入数据时，可将相应的信息数据直接输入，信息输入完成后寄存器10中的值即是编码结果。本发明的一实施例中，译码电路包括伴随式模块20，用于计算获取伴随式，其包括伴随式计算模块21及前述的线性反馈移位寄存器(LFSR) 10。具体的，固态硬盘在进行读出数据时，首先把相关的数据信息多项式输入LFSR中求余，然后把本原多项式的根代入余数，借由伴随式计算模块21计算得到伴随式。关键方程确定模块30，用于根据伴随式模块20计算得到的伴随式确定关键方程， 即通过该关键方程确定模块30可以获知关键方程的系数。钱搜索模块40，用于判断获取关键方程的根，并根据关键方程的根输出错误位置信息。本发明的一实施例中，参见图2，钱搜索模块40具体包括钱搜索控制模块41，用于钱搜索的并行控制，该钱搜索控制模块41的输入信息为所述关键方程的系数，其输出信息传送至钱搜索计算模块42。钱搜索计算模块42，用于根据钱搜索控制模块41的输出信息计算判断所述关键方程的根。钱搜索判断模块43，用于根据关键方程的根换算出错误位置，并输出所述错误位置信息，从而进行纠错处理。对于同一固态硬盘而言，编码过程和译码过程是分时进行的，因此，本发明的逻辑单元复用系统100的编码和译码电路共用了线性反馈移位寄存器10。优选的，该线性反馈移位寄存器10的输入端连接有输入选择模块11，用于控制所述待编码/译码信息输入，即选择线性反馈移位寄存器10的编码/译码工作模式。同时，其输出端连接有输出选择模块 12，用于控制经所述线性反馈移位寄存器处理的信息的输出模式，如果为编码过程，则直接将编码信息及校验信息输出，如果为译码过程则将相应的处理信息传送至其它处理模块。 借此，本发明的编码和译码过程复用了相同的逻辑单元，可以减少器件的使用，从而减少整个芯片的面积及成本。本发明提供的另一实施例，如图3所示。该实施例中，伴随式计算模块21包括伴随式乘法器211和公用乘法器212，用于实现已知量和未知量的相乘，借此得到伴随式。钱搜索计算模块42包括所述公用乘法器212和钱搜索乘法器421，用于计算判断关键方程的根。由于本发明的逻辑单元复用系统100的译码过程依序分为三个流程伴随式计算、关键方程确定和钱搜索，关键方程系数的确定是根据伴随式结果进行的迭代过程，钱搜索运算基于关键方程，即通过把可能的根代入关键方程进行检验的方式实现，如果满足关键方程则是关键方程的根，否则不是，方程的根与错误位置信息对应，从而基于关键方程的根换算出错误位置进行纠错。因此，钱搜索是在伴随式计算完成之后才进行的步骤，即伴随式模块 20和钱搜索模块40在运行上具有时间差别。同时由于伴随式计算和钱搜索过程都用到大量的相同的乘法器，故本发明将两模块的共有乘法器进行分时复用，大大节省了芯片面积， 降低电路功耗和成本。优选的，公用乘法器212连接有一公用乘法器控制模块50，用于控制公用乘法器212工作于伴随式计算或钱搜索状态。下面结合图3具体说明本发明的工作过程。编码过程待写入固态硬盘的数据信息，在输入选择模块11的控制下进入线性反馈移位寄存器10，经过求余处理后得到编码结果，然后在输出选择模块12的控制下输出编
5码信息及相应的校验信息。译码过程待读出固态硬盘的数据信息，在输入选择模块11的控制下进入线性反馈移位寄存器10，经过求余处理后得到余数，然后通过伴随式乘法器211和公用乘法器212 计算获取伴随式，关键方程确定模块30根据伴随式确定关键方程，钱搜索控制模块41进行并行控制，并将关键方程的系数处理后将数据传送至公用乘法器212和钱搜索乘法器421 进行运算处理得到关键方程的根，此过程采用迭代处理，钱搜索判断模块43根据关键方程的根换算出错误位置，并输出所述错误位置信息。综上所述，本发明通过分时复用固态硬盘纠错芯片的逻辑单元，降低芯片面积及功耗，也可节约成本。具体的，本发明的逻辑单元复用系统具有编码和译码电路，编码电路和译码电路可分时复用一线性反馈移位寄存器。同时，译码电路包括伴随式模块和钱搜索模块，这两个模块之间可以分时复用乘法器这一逻辑单元。借此，本发明的逻辑单元复用系统可以减少很多逻辑单元的使用，降低芯片功耗及成本，并可减少芯片面积。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种逻辑单元复用系统，应用于固态硬盘纠错技术，所述逻辑单元复用系统包括编码电路和译码电路，其特征在于，所述编码电路包括线性反馈移位寄存器，用于对待编码/译码信息多项式求余； 所述译码电路包括伴随式模块，用于计算获取伴随式，所述伴随式模块包括伴随式计算模块和所述线性反馈移位寄存器，所述编码电路和译码电路分时复用所述线性反馈移位寄存器； 关键方程确定模块，用于根据所述伴随式确定关键方程；以及钱搜索模块，用于判断获取所述关键方程的根，并根据所述关键方程的根输出错误位直fe息。
2.根据权利要求1所述的逻辑单元复用系统，其特征在于，所述线性反馈移位寄存器的输入端连接有输入选择模块，用于控制所述待编码/译码信息输入所述线性反馈移位寄存器；所述线性反馈移位寄存器的输出端连接有输出选择模块，用于控制经所述线性反馈移位寄存器处理的信息的输出模式。
3.根据权利要求1所述的逻辑单元复用系统，其特征在于，所述钱搜索模块包括钱搜索控制模块，用于钱搜索的并行控制，所述钱搜索控制模块的输入信息为所述关键方程的系数，其输出信息传送至钱搜索计算模块；钱搜索计算模块，用于根据所述钱搜索控制模块的输出信息计算判断所述关键方程的根；钱搜索判断模块，用于根据所述关键方程的根换算出错误位置，并输出所述错误位置 fn息ο
4.根据权利要求3所述的逻辑单元复用系统，其特征在于， 所述伴随式计算模块包括伴随式乘法器和公用乘法器；所述钱搜索计算模块包括所述公用乘法器和钱搜索乘法器，所述伴随式计算模块和钱搜索计算模块分时复用所述公用乘法器。
5.根据权利要求4所述的逻辑单元复用系统，其特征在于，所述公用乘法器连接有一公用乘法器控制模块，用于控制所述公用乘法器工作于伴随式计算或钱搜索状态。
全文摘要
本发明公开了一种逻辑单元复用系统，应用于固态硬盘纠错技术，所述逻辑单元复用系统包括编码电路和译码电路，其特征在于，所述编码电路包括线性反馈移位寄存器，用于对编码/译码的信息多项式求余；所述译码电路包括伴随式计算模块，用于计算获取伴随式，所述伴随式模块包括伴随式计算模块和所述线性反馈移位寄存器，所述编码电路和译码电路分时复用所述线性反馈移位寄存器；关键方程确定模块，用于根据所述伴随式确定关键方程；以及钱搜索模块，用于判断获取所述关键方程的根，并根据所述关键方程的根输出错误位置信息。借此，本发明可以分时复用逻辑单元，能够有效的降低ECC芯片面积，降低芯片功耗，节约成本。
文档编号G11C29/42GK102354535SQ20111022251
公开日2012年2月15日 申请日期2011年8月4日 优先权日2011年8月4日
发明者张耀辉, 朱从义, 莫海锋, 贾宗铭 申请人:记忆科技(深圳)有限公司