专利名称：自旋转移力矩磁阻随机存取存储器内的位线电压控制的利记博彩app
技术领域：
本发明的实施例涉及随机存取存储器(RAM)。更特定来说，本发明的实施例涉及自旋转移力矩磁阻随机存取存储器(STT-MRAM)内的位线电压控制。
背景技术：
随机存取存储器(RAM)为现代数字架构的普遍存在的组件。RAM可为独立装置或可集成或嵌入于使用RAM的装置内，例如微处理器、微控制器、专用集成电路(ASIC)、芯片上系统(SoC)以及所属领域的技术人员将了解的其它类似装置。RAM可为易失性的或非易失性的。易失性RAM每当在移除电力时会丢失其存储的信息。非易失性RAM即使在从存储器移除电力时也可维持其存储器内容。尽管非易失性RAM在不施加电力的情况下就可维持其内容的能力方面具有优势，但常规非易失性RAM具有比易失性RAM慢的读取/写入时间。磁阻随机存取存储器(MRAM)为具有与易失性存储器相当的响应(读取/写入) 时间的非易失性存储器技术。与将数据存储为电荷或电流的常规RAM技术相对照，MRAM使用磁性元件。如图IA和图IB中所说明，磁性隧道结(MTJ)存储元件100可由两个磁性层 110和130形成，每一磁性层可保持磁场，由绝缘(隧道势垒)层120分离。所述两个层中的一者(例如固定层110)经设定为特定极性。另一层(例如自由层130)的极性132自由改变以匹配可能施加的外场。自由层130的极性132的改变将改变MTJ存储元件100的电阻。举例来说，当极性对准时(图1A)，存在低电阻状态。当极性未对准时(图1B)，则存在高电阻状态。已简化对MTJ 100的说明，且所属领域的技术人员将了解，所说明的每一层可包含一层或一层以上材料，如此项技术中已知。参看图2A，针对读取操作说明常规MRAM的存储器单元200。单元200包括晶体管 210、位线220、数字线230和字线M0。可通过测量MTJ 100的电阻来读取单元200。举例来说，可通过激活相关联的晶体管210来选择特定MTJ 100，晶体管210可切换从位线220 穿过MTJ 100的电流。归因于隧道磁阻效应，MTJ 100的电阻基于两个磁性层(例如，110、 130)中极性的定向而改变，如上所论述。任何特定MTJ 100内部的电阻可根据电流来确定， 其由自由层的极性导致。常规上，如果固定层Iio和自由层130具有相同极性，则电阻较低且读取“0”。如果固定层110和自由层130具有相反极性，则电阻较高且读取“1”。参看图2B，针对写入操作说明常规MRAM的存储器单元200。MRAM的写入操作为磁性操作。因此，晶体管210在写入操作期间断开。电流经由位线220和数字线230传播以建立磁场250和沈0，其可影响MTJ 100的自由层的极性和因此单元200的逻辑状态。因此，可将数据写入到MTJ 100且存储于MTJ 100中。MRAM具有使其成为通用存储器的候选者的若干所要特性，例如高速度、高密度 (艮P，小的位单元大小)、低功率消耗，以及不随时间降级。然而，MRAM具有缩放性问题。具体来说，随着位单元变小，用于切换存储器状态的磁场增加。因此，电流密度和功率消耗增加以提供较高磁场，因此限制MRAM的缩放性。与常规MRAM不同，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用电子，
4在电子通过薄膜(自旋过滤器)时电子变得自旋极化。STT-MRAM还称为自旋转移力矩 RAM(STT-RAM)、自旋力矩转移磁化切换RAM(自旋RAM)和自旋动量转移(SMT-RAM)。在写入操作期间，自旋极化的电子将力矩施加到自由层上，其可切换自由层的极性。读取操作类似于常规MRAM，因为将电流用于检测MTJ存储元件的电阻/逻辑状态，如上文所论述。如图3A中所说明，STT-MRAM位单元300包括MTJ 305、晶体管310、位线320和字线330。对于读取和写入操作两者，晶体管310经接通以允许电流流过MTJ 305，使得可读取或写入逻辑状态。参看图3B，说明STT-MRAM单元301的更详细的图，以进一步论述读取/写入操作。 除了先前论述的元件(例如MTJ 305、晶体管310、位线320和字线330)之外，还说明了源极线340、读出放大器350、读取/写入电路360和位线基准370。如上文所论述，STT-MRAM 中的写入操作为电性的。读取/写入电路360在位线320与源极线340之间产生写入电压。 视位线320与源极线340之间的电压极性而定，MTJ 305的自由层的极性可改变，且对应地可将逻辑状态写入到单元301。同样地，在读取操作期间，产生读取电流，其经由MTJ 305在位线320与源极线340之间流动。当准许电流经由晶体管310流动时，可基于位线320与源极线340之间的电压差来确定MTJ 305的电阻(逻辑状态)，将所述电压差与基准370进行比较且接着通过读出放大器350来放大。所属领域的技术人员将了解，存储器单元301的操作和构造在此项技术中是已知的。额外细节提供于例如M. Hosomi等人的“具有自旋转移力矩磁阻磁化开关的新颖的非易失性存储器自旋RAM(A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching :Spin-RAM)" (IEDM 会议的会议录O005))中，其全部内容以引用的方式并入本文中。STT-MRAM的电写入操作消除了归因于MRAM中的磁性写入操作的缩放问题。此夕卜， 对于STT-MRAM来说，电路设计较不复杂。然而，由于读取和写入操作均通过使电流通过MTJ 305来执行，因此存在读取操作干扰存储于MTJ 305中的数据的可能性。举例来说，如果读取电流在量值上类似于或大于写入电流阈值，则存在读取操作可能干扰MTJ 305的逻辑状态且因此使存储器的完整性降级的相当大的可能。
发明内容
本发明的示范性实施例针对于用于在STT-MRAM中的读取操作期间控制所施加的位线电压的系统、电路和方法。 因此，本发明的一实施例包括自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包含位单元，所述位单元具有磁性隧道结(MTJ)和字线晶体管，所述位单元耦合到位线和源极线；以及箝位电路，所述箝位电路耦合到所述位线，所述箝位电路经配置以在所述 STT-MRAM的读取操作期间将所述位线电压箝位到所要电压电平，从而防止所述位线电压超过所述所要电压电平，其中所述所要电压电平小于与所述STT-MRAM的写入操作相关联的写入电压阈值。 本发明的另一实施例包括用于读取自旋转移力矩磁阻随机存取存储器 (STT-MRAM)的方法，其包含起始读取操作；激活耦合到正被读取的位单元的位线的箝位电路；以及在所述读取操作期间将位线电压箝位到所要电压电平，其中所述所要电压电平小于与所述STT-MRAM的写入操作相关联的写入电压阈值。
本发明的另一实施例包括自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包含用于起始具有磁性隧道结(MTJ)和字线晶体管的位单元的读取操作的装置，所述位单元耦合到位线和源极线；以及用于在所述读取操作期间将位线电压箝位到所要电压电平的装置，其中所述所要电压电平小于与所述STT-MRAM的写入操作相关联的写入电压阈值。
呈现附图以辅助描述本发明的实施例，且提供附图仅为了说明实施例而非对其加以限制。图IA和IB为磁性隧道结(MTJ)存储元件的说明。图2A和图2B分别为在读取和写入操作期间磁阻随机存取存储器(MRAM)单元的说明。图3A和图;3B为自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元的说明。图4说明在读取操作期间STT-MRAM中的电路配置。图5为STT-MRAM的箝位电路的电路配置的说明。图6为说明在STT-MRAM的读取操作期间各种信号线状态的曲线图。图7为说明用于在STT-MRAM中的读取操作期间箝位位线电压的方法的流程图。
具体实施例方式在以下描述中揭示本发明的实施例的方面，且相关图式针对本发明的特定实施例。可在不偏离本发明的范围的情况下设计替代实施例。另外，将不再详细描述本发明的众所周知的元件或将省略所述元件，以免混淆本发明的实施例的有关细节。本文所使用的术语仅用于描述特定实施例，且无意限制本发明的实施例。如本文中所使用，单数形式“一”和“所述”意欲还包括复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包含”和/或“包括”在本文中使用时指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或增添。词“示范性”在本文中用以指“充当一实例、例子或说明”。不必将本文中描述为 “示范性”的任何实施例解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例包括所论述的特征、优点或操作模式。此外，按照待由(例如)计算装置的元件执行的动作序列来描述许多实施例。应认识到，本文中所描述的各种动作可通过特定电路(例如，专用集成电路(ASIC))、通过由一个或一个以上处理器执行的程序指令，或通过两者的组合来执行。另外，可认为本文中所描述的这些动作序列完全包含在任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中存储有在执行后即刻将致使相关联的处理器执行本文中所描述的功能性的对应计算机指令集。因此，本发明的各种方面可以许多不同形式来体现，其均已被预期处于所主张的标的物的范围内。另外，对于本文中所描述的实施例中的每一者，任何此些实施例的对应形式可在本文中被描述为例如“经配置以执行所描述的动作的逻辑”。如背景技术中所论述，STT-MRAM对于每一单元使用低写入电流，这是此存储器类型优于MRAM的优势。然而，单元读取电流可接近或高于写入电流阈值，且因此致使发生无效写入操作。为了减少无效写入的可能，本发明的实施例提供将单元读取电平箝位到写入阈值以下。对单元读取电平进行箝位减少或防止了在任何给定读取操作期间诱发无效写入的可能性，且改进了存储器完整性。图4说明在读取操作期间的STT-MRAM中的电路配置400。电路包括位单元401， 位单元401包括耦合于位线(BL)420与源极线(SL)440之间的MTJ 405和字线晶体管410。 字线晶体管410从字线(未图示)接收字线读取电压(WL_rd)。读取隔离元件450耦合到位线420以在写入操作期间隔离读出放大器470。元件450(例如，读取多路复用器)可用以在读取操作期间选择位线中的一者以及提供读出放大器隔离。如所属领域的技术人员所了解，读取隔离元件450可为可在读取操作期间将读出放大器470耦合到位线420且可在写入操作期间隔离读出放大器470的任何装置或装置的组合。举例来说，隔离元件450可为与读出放大器470的输入串联耦合的传输门。然而，所属领域的技术人员将了解，可使用其它装置和/或装置的组合，例如多路复用器等。此外，所属领域的技术人员将了解，本文所说明的电路配置仅用以促进对本发明的实施例的方面加以描述，且无意将所述实施例限定于所说明的元件和/或布置。返回参看图4，隔离元件450可接收读取启用信号(rd_en)以与读取操作协调。读出放大器470耦合到位线420和基准460。读出放大器470可用以在读取操作期间通过放大读出放大器470的输入处的位线420与基准460之间的电压差来确定位单元401的状态。 在读取操作期间，晶体管410导通且读取电流(i_rd)流过MTJ 405。读取隔离元件450将导通，且将在读出放大器470处产生并检测到与MTJ 405的电阻成比例的电压。如上文所论述，电阻将基于MTJ 405的逻辑状态而变化。因此，可读取存储于位单元401中的数据。 写入驱动器480和写入隔离元件482和484耦合于位线420与源极线440之间以使得能够选择位线且将数据写入到位单元401。图4的STT-MRAM 400另外包括耦合到BL 420的箝位电路430。箝位电路430经配置以在STT-MRAM 400的读取操作期间将BL电压箝位到所要箝位电压电平，从而防止 BL电压超过所要箝位电压电平。如上文所描述，通过将所要箝位电压电平设定为小于与 STT-MRAM的写入操作相关联的写入BL电压阈值，可大体上防止单元读取电平诱发无效写入操作，借此保护数据完整性。举例来说，对于约0.4V的写入BL电压阈值，可将所要箝位电压电平设定为约0. 3V。所属领域的技术人员将了解，所要电压电平的实际值为应用特定的，且取决于写入BL电压阈值以及可接受的误差裕度(例如，对于上述实例为0. IV)。因此仅为了说明目的而提供上述实例，且无意限制本发明的实施例的范围。箝位电路430进一步耦合到基准460且进一步经配置以将基准BL电压箝位到所要箝位电压电平，以便在读取操作期间不会干扰读出放大器470的操作。即，就读出放大器 470来说，BL电压的箝位的潜在负面影响被基准BL电压的等效箝位抵消。箝位电路430由读取预充电信号(rdb)控制。当rdb信号有效(例如，低)时，本发明的实施例使BL和基准BL放电到所要箝位电压。在写入操作期间，介于位单元401与箝位电路430之间的读取隔离元件450经配置以在写入操作期间选择性地隔离箝位电路430 与 BL 420。图5为STT-MRAM的箝位电路430的电路配置的说明。如图所示，箝位电路430包括两个预充电晶体管502和504，其在第一端子处分别耦合到BL和基准BL且在第二端子处耦合到所要箝位电压V_clamp。预充电晶体管502和 504中的每一者由rdb信号控制以分别将BL和基准BL放电到所要箝位电压V_clamp。所要箝位电压V_clamp可由任何数目个源提供。举例来说，在一个实施例中，所要箝位电压V_clamp可由带隙基准提供。在另一实施例中，所要箝位电压可由内部电压控制器(IVC)提供。在又一实施例中，所要箝位电压可由STT-MRAM 400外部的电力管理 IC(PMIC)提供。这些基准电压源机构中的每一者在此项技术中是众所周知的，且因此此处将省略更详细的论述。参看图4和图5，所属领域的技术人员将了解，读出放大器470可替代地实施为电流读出放大器。在读出放大器470实施为电流读出放大器的情况下，提供所要箝位电压V_ clamp的电压源机构可进一步将电流提供到位单元401。图6为说明STT-MRAM的读取操作期间各种信号线状态的曲线图。在读取操作期间，提供到隔离元件450的读取启用信号rd_en 610从低状态切换到高状态。BL读取预充电信号rdb 620随后从高状态转变到低状态。通过从高状态转变到低状态，rdb 620激活箝位电路430，所述电路实现将BL电压箝位到所要箝位电压电平以防止任何无效的数据写入操作。接着，在时间600处，可在BL上建立对应于存储于位单元 401中的逻辑状态的电压630(例如，通过接通晶体管410以读取MTJ 405的值)。鉴于上述内容，将了解，本发明的实施例还可包括用于执行本文所描述的功能、动作序列和/或算法的方法。举例来说，本发明的实施例可包括用于自旋转移力矩磁阻随机存取存储器(STT-MRAM)装置中的读取操作的方法，所述方法包括在STT-MRAM的读取操作期间将位线电压箝位到所要电压电平以防止位线电压超过所要电压电平。此外，将了解，本文所描述的替代功能性中的任一者可进一步包括在本发明的实施例的方法中。举例来说，图7中说明一流程图，其说明用于读取自旋转移力矩磁阻随机存取存储器(STT-MRAM)的方法。在方框710中，可起始读取操作。可在方框720中激活耦合到正被读取的STT-MRAM位单元的位线的箝位电路。接着，在方框730中，可在读取操作期间将位线电压箝位到所要电压电平。所述所要电压电平为小于与STT-MRAM的写入操作相关联的写入电压阈值的电压。将了解，如本文使用的“箝位”是指防止电压超过所要电压电平， 且不一定指将箝位电压维持在特定电压电平。返回参看图7，在方框740中，如上文所论述，还可在读取操作期间将基准位线电压箝位到所要电压。此可通过共同箝位电路来执行或可通过独立装置来执行。与实施方案无关，通过防止归因于箝位操作的任何外来电压差，对位线和基准位线两者箝位允许位单元的一致读取。在方框750中，可检测位线与基准位线之间的电压差。在方框760中，基于检测到的电压差，可确定存储于正被读取的位单元中的二进制值(例如，通过借助读出放大器输出代表二进制值的电压)。将了解，上文所论述的方框中的每一者可具有在本发明的各种实施例中组合或进一步分离的功能性。此外，将了解，所述方框的序列并不将本发明的实施例限于所说明的特定序列，或要求执行所有方框和相关联的功能性。在上述描述中，仅为了方便解释而在位单元层级下说明和描述STT-MRAM，且并非限制本发明的实施例。将了解，STT-MRAM的实施例包括存储器阵列，存储器阵列包括可布置在多个行和列配置中的多个位单元和相关联的元件(如众所周知)，且因此本文将不再进一步论述。
虽然上述揭示内容展示本发明的说明性实施例，但应注意，可在不偏离如所附权利要求书界定的本发明的实施例的范围的情况下进行各种改变和修改。举例来说，可在适当时改变对应于待激活的晶体管/电路的特定逻辑信号以实现所揭示功能性，因为可将晶体管/电路修改为互补装置(例如，互换PMOS和NMOS装置)。同样地，根据本文所描述的本发明的实施例的方法的功能、步骤和/或动作无需以任何特定次序来执行。此外，尽管可以单数形式来描述或主张本发明的元件，但是除非明确规定限于单数，否则还涵盖复数。
权利要求
1.一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包含位单元，其具有磁性隧道结(MTJ)和字线晶体管，所述位单元耦合到位线和源极线；以及箝位电路，其耦合到所述位线，所述箝位电路经配置以在所述STT-MRAM的读取操作期间将所述位线电压箝位到所要电压电平，以防止所述位线电压超过所述所要电压电平， 其中所述所要电压电平小于与所述STT-MRAM的写入操作相关联的写入电压阈值。
2.根据权利要求1所述的STT-MRAM，其中所述所要电压电平为约0.3V。
3.根据权利要求1所述的STT-MRAM，其中所述所要电压电平由带隙基准提供。
4.根据权利要求1所述的STT-MRAM，其中所述所要电压由内部电压控制器提供。
5.根据权利要求1所述的STT-MRAM，其中所述所要电压由外部电力管理IC提供。
6.根据权利要求1所述的STT-MRAM，其中所述箝位电路包括至少一个预充电晶体管， 所述至少一个预充电晶体管经配置以基于所接收的预充电信号而将所述位线放电到所述所要电压电平。
7.根据权利要求6所述的STT-MRAM，其中在开始所述读取操作之后起始所述预充电信号。
8.根据权利要求1所述的STT-MRAM，其进一步包含读出放大器，其经配置以基于所述位线电压与基准位线电压之间的差而输出存储于所述位单元中的值，其中所述箝位电路进一步耦合到所述基准位线且进一步经配置以在读取操作期间将所述基准位线电压箝位到所述所要电压电平。
9.根据权利要求1所述的STT-MRAM，其进一步包含读取隔离元件，其介于所述位单元与所述箝位电路之间，所述隔离元件经配置以在写入操作期间选择性地隔离所述箝位电路与所述位线。
10.根据权利要求9所述的STT-MRAM，其中所述读取隔离元件为开关、传输门或多路复用器中的至少一者。
11.一种用于读取自旋转移力矩磁阻随机存取存储器(STT-MRAM)的方法，其包含 起始读取操作；激活耦合到正被读取的位单元的位线的箝位电路；以及在所述读取操作期间将位线电压箝位到所要电压电平，其中所述所要电压电平小于与所述STT-MRAM的写入操作相关联的写入电压阈值。
12.根据权利要求11所述的方法，其中所述所要电压电平为约0.3V。
13.根据权利要求11所述的方法，其中所述所要电压电平由带隙基准、内部电压控制器或外部电力管理IC中的至少一者提供。
14.根据权利要求11所述的方法，其中所述箝位电路包括至少一个预充电晶体管，所述至少一个预充电晶体管由与起始所述读取操作的信号分离的信号激活。
15.根据权利要求11所述的方法，其中激活所述箝位电路在起始所述读取操作之后发生。
16.根据权利要求11所述的方法，其进一步包含在所述读取操作期间将基准位线电压箝位到所述所要电压电平； 检测所述位线电压与所述基准位线电压之间的电压差；以及基于所述位线电压与基准位线电压之间的所述检测到的差来确定存储于正被读取的所述位单元中的值。
17.一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包含用于起始具有磁性隧道结(MTJ)和字线晶体管的位单元的读取操作的装置，所述位单元耦合到位线和源极线；以及用于在所述读取操作期间将位线电压箝位到所要电压电平的装置，其中所述所要电压电平小于与所述STT-MRAM的写入操作相关联的写入电压阈值。
18.根据权利要求18所述的STT-MRAM，其中所述所要电压电平由带隙基准、内部电压控制器或外部电力管理IC中的至少一者提供。
19.根据权利要求18所述的STT-MRAM，其中所述箝位装置包括至少一个预充电晶体管，所述至少一个预充电晶体管由与起始所述读取操作的信号分离的信号激活。
20.根据权利要求18所述的STT-MRAM，其进一步包含用于在所述读取操作期间将基准位线电压箝位到所述所要电压电平的装置；用于检测所述位线电压与所述基准位线电压之间的电压差的装置；以及用于基于所述位线电压与基准位线电压之间的所述检测到的差来输出电压的装置，所述电压指示存储于正被读取的所述位单元中的值。
全文摘要
本发明揭示一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)和相关联的读取操作。位单元包括磁性隧道结(MTJ)和字线晶体管，所述位单元耦合到位线和源极线。箝位电路耦合到所述位线，且经配置以在所述STT-MRAM的读取操作期间将所述位线电压箝位到所要电压电平，以防止所述位线电压超过所述所要电压电平。所述所要电压电平小于与所述STT-MRAM的写入操作相关联的写入电压阈值。
文档编号G11C11/16GK102282621SQ201080004836
公开日2011年12月14日 申请日期2010年1月29日 优先权日2009年1月30日
发明者升·H·康, 杨赛森 申请人:高通股份有限公司