专利名称：由多维存储器状态特征化的已存储多比特数据的利记博彩app
技术领域：
这里公开的主题涉及提高存储器装置的数据存储密度。
背景技术：
例如，相变存储器(PCM)和阻抗随机存取存储器(PRAM)通常通过将存储器单元放 置在表示“1”或“0”两个物理状态的任一个来存储数据。一个这种状态可以与另一个状态 区分，例如在读取过程期间，如果每一个状态的电阻不同。例如，这种存储数据的处理可以 使得能够每个存储器单元存储一个比特。将这种数据存储器的密度增加为每个存储器单元 大于一个比特可以产生多种优势，例如减小的存储器制造成本和/或较小的存储器装置， 只举几个有限的示例。
发明内容
将参考附图描述非限制性和非排除性示例，其中除非另有声明，贯穿全文类似的 参考数字表示类似的部分。图1示出了根据实施例的存储器单元阻抗值对脉冲幅度函数的曲线。图2示出了根据实施例的阈值电压值和存储器单元的低电场阻抗的曲线。图3示出了根据实施例的施加到存储器单元的电流对电压的曲线。图4示出了根据另一个实施例的施加到存储器单元的电流对电压的曲线。图5是根据实施例的用于存储器单元的写入处理的流程图。图6是根据实施例的用于存储器单元的读取处理的流程图。图7是说明了计算系统的典型实施例的示意图。
具体实施例方式贯穿该实施例对于“一个实施例”或“实施例”的参考意味着特定特征、结构或与 在所要求权利主题的至少一个实施例中所包括的实施例结合描述的特性。因此，贯穿该说 明书的不同位置的短语“在一个实施例中”或“实施例”不必全部表示相同的实施例。另外， 可以在一个或多个实施例中组合所述特定的特征、结构或特性。在实施例中，可以通过由彼此无关的多个状态变量特征化的存储器单元状态来表 示数据，将包括多于一个比特的数据存储在存储器单元中。例如，与第二状态变量无关的第 一状态变量可以意味着在实质上不影响第二状态的情况下可以改变或者更改第一状态变 量，反之亦然。在另一个示例中，在相对较低电压下测量的存储器单元的阻抗(第一状态变 量)可以与相同存储器单元的阈值电压(第二状态变量)无关。这种存储器单元可以包括相变存储器(PCM)、阻抗随机存取存储器(RRAM)或者其 他这种阻抗变化存储器的一部分，只列举了几个示例。这里，存储器单元可以包括存储器装置的最小可寻址单元。例如，可以由存储器装置中的多个其他存储器单元的唯一地址来识 别的PCM存储器单元可以包括顶部和底部电极、加热器和相变材料。在另一个示例中，存储 器单元可以包括存储少到一个比特信息的存储器的可寻址部分。在一种实现中，单独的存 储器单元可以包含空间连续并且可编程的分卷元件(volume element)，所述分卷元件由其 中存储数据的阻抗变化材料构成。可以通过施加给存储器单元的写入操作建立和/或通过 读取操作检测存储器单元状态。这种存储器单元状态或状态变量可以是基于或者至少部分 地基于存储器单元的物理性质。存储器单元状态或状态变量可以是时间无关的或者时间相 关的，其中例如时间相关性可以由存储器单元随时间的结构或物理变化来产生。对于状态 变量，这种结构改变的时间相关性不必依赖于用于对存储器单元编程(写入)的方法。存 储由多个独立状态变量特征化的存储器单元状态表示的数据可以提供这样的优势，例如通 过增加存储器装置的数据存储密度来减小每个存储器兆比特的制造成本。当然，如上所述 存储数据的益处和细节仅仅是示例益处，所要求权利的主题没有这样限制。在实施例中，存储器单元的状态可以由多个无关状态变量Xl (t)、X2 (t)、X3 (t)、 x4(t)-xn(t)来特征化，其中η是整数。然后可以通过η维状态函数来描述存储器单元的 状态，S卩ξ (t) = ξ (X1 (t)，X2 (t), X3 (t), x4 (t),…、(^)。可以彼此独立地调节或者调 谐这种η状态变量。例如，可以通过选择包括特定值的第一状态变量来特征化在存储器单 元中存储的数据。也可以通过与第一状态变量独立地选择和/或调节第二状态变量来特征 化在所述存储器单元中存储的数据。因此，与只存储由单一状态变量特征化存储器单元相 比，存储器单元的这种特征化可以允许所述存储器单元按照相对更高的密度来存储诸如比 特数据之类的数据。具体地例如，这种η维存储器单元状态的使用可以导致针对给定单元 大小和/或光刻节点，从而减小每兆比特存储器的制造成本。图1示出了根据实施例的阻性存储器单元的阻抗值110对施加到所述存储器单元 的方波写入脉冲的脉冲幅度的曲线。可以通过包括中间阻抗状态(多级存储器)的一个状 态变量来对在这种存储器单元中存储的数据进行特征化例如，在PCM中，通过使用合适的 写入脉冲幅度将单元编程为部分非晶(或部分结晶)状态来增加数据存储密度。对于单独 的数据点，可以将存储器单元预先准备为“完全”非晶(高阻)状态120。这种存储器单元 也可以处于完全地结晶(低阻)状态130。按照这种模式，可以获得中间阻抗状态的连续 谱。然而在实际的条件下，由于难以区分多个状态，只可以实现相对较小分立个数的状态 140，其中检测这种状态可以包括测量所述存储器单元中电流和/或电压的相对较小差别。 为了说明示例，每个单元存储三个数据比特可以包含8个分立的阻抗级别120、130以及组 合的6个级别140，尽管所要求权利要求的主体并没有如此限制。为了数学地描述图1的方面，可以通过1维状态函数ξ对阻性存储器单元的状态 进行特征化。换句话说，可以通过单一的状态参数(或者状态变量来识别所述存储器单元 的状态，所述状态参数可以包括在相对较低电场或较低电压(非破坏性读取)下测量的电 阻PlOT。因此，所述状态函数可以取通用形式ξ = Plow(Plow)0因此，Plw中的下表“low” 强调了可以在相对较低的电场(或电压)下测量阻抗以避免存储器单元的状态中的永久改 变。为了说明特定的示例，在施加单独的变成脉冲之前，可以使用1.58mA幅度的方波脉冲 将存储器单元初始设定为完全非晶/高阻状态。当然，这种编程脉冲的详情只是示例，所要 求权利要求的本发明主体并没有这样限制。
如上所述，可以通过多个独立状态变量Xl、x2, x3> ^…、，其中η是整数(没有明 确示出时间变量t，尽管应该理解的是这种状态变量可以是时间依赖的)。Ni可以表示多个 状态，单独的状态变量Xi可以在实际环境下(例如考虑在测量这些状态时所包含的物理限 制)包括所述状态。然后可以将由所述多个状态函数ξ表示的可用存储器状态的最大个数Nmax表达 为每个状态变量Ni的可用状态的乘积
权利要求
1.一种方法，包括在存储器单元中存储两个或多个比特，其中所述存储的比特由两个或多个独立变量至 少部分地基于所述存储器单元的物理性质来特征化。
2.根据权利要求1所述的方法，其中所述存储器单元的所述物理性质包括阈值电压和 /或低电场阻抗。
3.根据权利要求1所述的方法，其中所述存储器单元的所述物理性质至少部分地基于 写入脉冲的幅度和/或下降沿。
4.根据权利要求1所述的方法，其中所述存储器单元的所述物理性质包括高电场阻抗 和/或低电场阻抗。
5.根据权利要求1所述的方法，还包括在测量所述两个或多个独立变量之一之后，测量所述两个或多个独立变量的另一个。
6.根据权利要求2所述的方法，还包括通过向所述存储器单元施加第一电压或电流来读取所述两个或多个独立变量之一；以及通过向所述存储器单元施加第二电压或电流来读取所述两个或多个独立变量的另一个。
7.根据权利要求3所述的方法，还包括通过施加所述写入脉冲来存储所述多于一个比特。
8.根据权利要求1所述的方法，其中所述存储器单元包括相变存储器PCM单元或者阻 性随机存取存储器RRAM。
9.一种非易失性存储器装置，包括 存储器单元阵列；以及控制器，用于在所述存储器单元阵列的存储器单元中存储两个或多个比特，其中所述存储的比特由 两个或多个独立变量至少部分地基于所述存储器单元的物理性质来特征化。
10.根据权利要求9所述的非易失性存储器，其中所述存储器单元的所述物理性质包 括阈值电压和/或低电场阻抗。
11.根据权利要求9所述的非易失性存储器，其中所述存储器单元的所述物理性质至 少部分地基于写入脉冲的幅度和/或下降沿。
12.根据权利要求9所述的非易失性存储器，其中所述存储器单元的所述物理性质包 括高电场阻抗和/或低电场阻抗。
13.根据权利要求9所述的非易失性存储器，还包括在读取所述两个或多个独立变量之一之后，读取所述两个或多个独立变量的另一个。
14.根据权利要求10所述的非易失性存储器，还包括通过向所述存储器单元施加第一电压或电流来读取所述两个或多个独立变量之一；以及通过向所述存储器单元施加第二电压或电流来读取所述两个或多个独立变量的另一个。
15.根据权利要求11所述的非易失性存储器，还包括通过施加所述写入脉冲来存储所述多于一个比特。
16.根据权利要求9所述的非易失性存储器，其中所述存储器单元包括相变存储器PCM 单元或者阻性随机存取存储器RRAM。
17.一种系统，包括存储器装置包括存储器单元，所述存储器单元一次存储两个或多个比特，所述存储器 单元是由脉冲可写入的，所述脉冲包括电流幅度和下降沿；控制器，通过向所述存储器单元施加所述脉冲来写入所述多于一个比特，其中所述两 个或多个比特通过两个或多个独立变量至少部分地基于所述存储器单元的物理性质来特 征化；以及处理器，用于执行一个或多个应用程序以向所述控制器发起命令来写入和/或读取所 述存储器单元。
18.根据权利要求17所述的系统，其中所述存储器单元的所述物理性质包括阈值电压 和/或低电场阻抗。
19.根据权利要求17所述的系统，其中所述存储器单元的所述物理性质至少部分地基 于写入脉冲的幅度和/或下降沿。
20.根据权利要求17所述的系统，其中所述存储器单元的所述物理性质包括高电场阻 抗和/或低电场阻抗。
全文摘要
这里所公开的主题涉及提高存储器设备的数据存储密度。相变存储器(PCM)和阻抗随机存取存储器(PRAM)通常通过将存储器单元放置在表示“1”或“0”两个物理状态的任一个来存储数据。一个这种状态可以与另一个状态区分。这种存储数据的处理可以使得能够每个存储器单元存储一个比特。本发明的实施例在存储器单元中存储两个或多个比特，其中所述存储的比特由两个或多个独立变量至少部分地基于所述存储器单元的物理性质来特征化。将这种数据存储器的密度增加为每个存储器单元大于一个比特可以产生多种优势，例如减小的存储器制造成本和/或较小的存储器装置。
文档编号G11C16/06GK102110469SQ20101056830
公开日2011年6月29日 申请日期2010年11月29日 优先权日2009年11月30日
发明者吉安波罗·斯帕蒂尼, 德场·考, 约翰内斯·卡尔布 申请人:吉安波罗·斯帕蒂尼, 德场·考, 约翰内斯·卡尔布