专利名称：低触发电压的硅控整流器的利记博彩app
技术领域：
本发明涉及一种非易失性储存单元结构，尤其设计一种分裂栅快闪存储单元的编 程验证方法。
背景技术：
在现有的分离栅快闪存储器中，可通过将电子储存在存储器的浮栅进行编程。在 特定的偏压条件下，半导体衬底内的电子可隧穿设置于浮栅与半导体衬底之间的一薄的 氧化层，以运行电荷储存在浮栅内。所述隧穿电子可以通过现有的热电子(channel hot electrons, CHE)方式或福乐诺汉隧穿(Fowler Nordheimtunneling)方式产生。一般地，现有分离栅极快闪存储单元包含有一半导体衬底、一隧穿氧化层、一浮置 栅极、一控制栅极、一漏栅以及一源栅。控制栅极向源栅方向延伸而设于浮置栅极与漏栅之 间的半导体衬底上，从而形成一选择沟道(select channel)。控制栅极与浮置栅极之间另 生成有一介电层，通常为一氧化层/氮化层/硅氧层(oxide/nitride/oxide，0N0)复合介 电层。分离栅极快闪存储器单元在写入数据时，利用热电子效应，先将控制栅极接至一高电 压，并将源栅接地(grounded)，然后再将漏栅接至一固定电压，藉此产生热电子以通过隧穿 氧化层而注入浮置栅极，达到储存数据的目的。而在进行数据抹除时，则是利用福乐诺汉 隧穿效应，先将控制栅极接地或接一负电压(negative biased)，而将漏栅设在一高电压状 态，以移除储存在浮置栅极的电子。在现有的热电子注入方式中，一高电压被施加到存储器的控制栅(字线)，同时一 低电压或者零电压被施加到漏栅(位线)。当设置在存储器内源栅与漏栅区域之间的沟 道区域内的电子，获得一高于设置于沟道与浮栅之间的薄氧化层能量障碍电位的能量标准 时，有些电子会隧穿通过薄氧化层并注入浮栅。然而，并不是沟道区内所有的电子都会获得 足以隧穿薄氧化层的能量，因此，电子隧穿通过薄氧化层的概率与控制栅和漏栅区域之间 的电压成正比。在该浮栅将出现与控制栅和漏栅区域之间的电压差成正比的电荷数目。这些电荷 在浮栅下方的沟道区施加一电场，该电场即产生所谓的临界电压，该临界电压决定储存单 元是否储存任何资料或数值。距离来说，为“0”的逻辑数值可通过设定一个高临界电压表 示，而为“ 1”的逻辑数值可通过设定一个低临界电压表示。此外，为了判断储存单元是否已经被编程为所需的数值，现有的储存单元可以被 编程一预定的时间周期，然后验证储存单元中的数据，同时储存单元可被重复编程，直到所 需的数值。另一种方式是，可将一非常小的电压施加至位线，以验证浮栅的电位，直至浮栅 上的电位达到所需的数值。无论哪种方式，现有的编程方法由于重复编程和储存单元的验证，因而极其费时 且难以控制。因此，业界需要一种改进的编程验证方法。
发明内容
有鉴于现有技术中编程验证费时且难以控制这一缺陷，本发明所要解决的技术问 题是提供一种改进的编程验证方法。根据本发明的一个方面，提供了一种分裂栅储存单元的编程校验方法，所述分裂 栅单元包括形成在同一半导体衬底上的结构相同的第一和第二分裂栅子单元，所述第一和 第二分裂栅子单元分别具有浮置栅、控制栅、漏栅以及源栅，其中所述漏栅分别连接至第一 和第二位线；所述控制栅包括第一和第二控制栅，它们分别连接有第一和第二导线，以对所 述第一和第二控制栅进行电压控制；所述源栅相互连接，从而使得所述第一和第二分裂栅 子单元的氧化层相互连接而成为所述分裂栅闪存单元的沟道；在所述沟道上还形成有一栅 极，并且所述栅极连接至字线。所述方法包括如下步骤(a)利用预定电压值对所述分裂栅 闪存单元中的所述第一子单元进行编程；(b)校验流经所述第一子单元的编程电流，其中 若流经所述第一子单元的编程电流小于等于预定电流阈值，则不再对所述第一子单元进行 编程，并且其中若所述编程电流大于所述预定电流阈值，则可重复步骤(a)和(b)再对所述 第一子单元进行编程；(c)重复步骤(a)和(b)对所述第二子单元进行编程校验。一些实施例中，在步骤(a)中，对所述第一控制栅施加一个高电压，而对所述第二 控制栅施加一个低电压，其中所述低电压等于读取所述第一子单元时施加在所述第二控制 栅上的读取电压。一些实施例中，施加在所述第一控制栅上的电压为8V，施加在所述第二控制栅上 的电压为5V。一些实施例中，在步骤(b)中，对所述第一控制栅施加一个低电压，对所述第二控 制栅施加一个高电压而得到流经所述第一子单元的编程电流的值，其中所述高电压等于在 所述步骤(a)中对所述第二控制栅施加的电压。一些实施例中，施加在所述第一控制栅上的电压为4V，施加在所述第二控制栅上 的电压为5V。一些实施例中，在步骤(C)中，对所述第二子单元的各控制栅施加的电压值，与对 所述第一子单元的各控制栅施加的电压值相互替换。一些实施例中，所述预定电流阈值为20uA。根据本发明的编程校验方法，首先以较小的预定电压值对所述分裂栅闪存单元进 行编程，然后校验流经所述分裂栅闪存单元的编程电流是否大于预定电流阈值。若流经所 述分裂栅闪存单元的编程电流大于等于所述预定电流阈值，则不再对所述分裂栅闪存单元 进行编程。若所述编程电流小于所述预定电流阈值，则可再对所述分裂栅闪存单元进行编 程。由此，可确保没有过流经过所述分裂栅闪存单元。
结合附图，通过下文的述详细说明，可更清楚地理解本发明的上述及其他特征和 优点，其中图1示出了使用本发明编程校验方法的分裂栅闪存单元；图2示出了由多个图1所示分裂栅闪存单元构成的分裂栅闪存器。
具体实施例方式参见示出本发明实施例的附图，下文将更详细地描述本发明。然而，本发明可以以 许多不同形式实现，并且不应解释为受在此提出之实施例的限制。相反，提出这些实施例是 为了达成充分及完整公开，并且使本技术领域的技术人员完全了解本发明的范围。这些附 图中，为清楚起见，可能放大了层及区域的尺寸及相对尺寸。应理解，当将元件或层称为在另一元件或层“上”或“连接至”另一元件或层之时， 其可为直接在另一元件或层上或直接连接至其它元件或层，或者存在居于其间的元件或 层。与此相反，当将元件称为“直接在另一元件或层上”、或“直接连接至”或另一元件或层 之时，并不存在居于其间的元件或层。整份说明书中相同标号是指相同的元件。如本文中 所使用的，用语“及/或”包括一或多个相关的所列项目的任何或所有组合。除非另行详细说明，本文所使用的所有术语(包括科技术语)的意思与本技术领 域的技术人员所通常理解的一致。还应理解，诸如一般字典中所定义的术语应解释为与相 关技术领域中的意思一致，并且不应解释为理想化的或过度刻板的含义，除非在文中另有 明确定义。现参考附图，详细说明根据本发明的编程校验方法。图1为使用根据本发明的编程校验方法的分裂栅闪存单元。如图1所示，所述分裂栅闪存单元包括两个形成在同一半导体衬底上的结构相同 的第一和第二分裂栅子单元cellO和celll。cellO和celll分别具有浮置栅、控制栅、漏 栅以及源栅。cellO和celll的漏栅分别连接至两根位线BLl和BLO0 cellO和celll的 控制栅分别连接有导线CGO和CG1，以对它们进行电压控制。cellO和celll的源栅相互连 接，从而使得cellO和celll的隧穿氧化层相互连接而成为分裂栅闪存单元的沟道。在所 述沟道上还形成有一栅极，并且所述栅极连接至字线WL。现详细描述对上述分裂栅闪存单元进行的编程校验方法。清楚起见，仅描述所述 分裂栅闪存单元中的第一子单元的编程校验方法。为了更清楚地描述所述编程校验方法，首先描述所述第一子单元的读取方法。为了读取cellO，使得CGO接地，而对CGl施加一个高电压。本实施例中，对CGO施 加0V，对CGl施加5V。此外，对于读取cello而对WL、BL0、BLl施加的电压与常规方法相 同。本实施例中，WL上施加的电压为2. 5V，BLO上施加的电压为0V，BLl上施加的电压为 IV。根据本发明的分裂栅闪存单元的编程校验方法分为两个步骤，即编程阶段和校验 阶段。首先，在编程阶段，利用一个预定电压值对所述第一子单元进行编程，以确保没有 过大的电流流经过所述第一子单元。此后，在校验阶段，校验流经所述第一子单元的编程电 流。若流经所述第一子单元的编程电流小于等于预定电流阈值，则不再对所述第一子单元 进行编程。若所述编程电流大于所述预定电流阈值，则可重复所述编程阶段和所述校验阶 段再对所述第一子单元进行编程。具体地，为了对cellO进行编程，首先对CGO施加一个高电压，而对CGl施加一个 低电压。为了使得有足够的电荷隧穿通过氧化层而注入浮置栅极，所述施加于CGl上的电 压一般应等于读取cellO时施加至cell的电压。由此，本实施例中，施加在CGl上的电压为5V，而施加在CGO上的电压为8V。此外，BLO连接至电流源，由此自然形成为Vdp。而施 加在BLl和WL上的电压分别为5V和1. 5V。接着，在校验阶段，通过对CGO施加一个低电压，对CGl施加一个高电压而达到流 经所述第一子单元的编程电流的值，然后将得到的值与预定电流阈值进行比较。一般地，对CGl施加的电压等于在编程阶段对其施加的电压。由此，本实施例中， 施加在CGl上的电压为5V，而施加在CGO上的电压为4V。在得到所述编程电流值之后，与预定电流阈值进行比较。本实施例中，所述预定电 流阈值来自所述电流源，为20uA。若流经所述第一子单元的编程电流大于等于所述预定电 流阈值，则不再对所述分裂栅闪存单元进行编程。若所述编程电流小于所述预定电流阈值， 则重复所述编程校验步骤再对所述分裂栅闪存单元进行编程。接着，重复所述编程步骤和校验步骤对所述第二子单元进行编程校验。本技术领 域的技术人员应理解，对cell 1进行的编程校验方法与cellO相对应，即，施加在CGO和CGl 上的电压相互替换。现描述根据本发明的编程校验方法的第二实施例。根据第二实施例的编程校验方法与第一实施例基本相同，不同之处在于，其使用 于由多个分裂栅闪存单元构成的分裂栅闪存器。如图2所示，由多个分裂栅闪存单元组成阵列。所述阵列与行译码单元、列译码单 元、读出/写入电路、高压产生电路、及控制电路一起形成分裂栅闪存器。根据本实施例的编程校验方法，其依次对所述分裂栅闪存存储器中的分裂栅闪存 单元进行编程校验，从而达成防止有过大的编程电流流经各分裂栅闪存单元的目的。具体 的编程校验步骤与第一实施例类似，不再予以赘述。本发明具有如下的优点(1)根据本发明的编程校验方法，首先以较小的预定电压值对所述分裂栅闪存单 元进行编程，然后校验流经所述分裂栅闪存单元的编程电流是否大于预定电流阈值。若流 经所述分裂栅闪存单元的编程电流大于等于所述预定电流阈值，则不再对所述分裂栅闪存 单元进行编程。若所述编程电流小于所述预定电流阈值，则可再对所述分裂栅闪存单元进 行编程。由此，可确保没有过流经过所述分裂栅闪存单元。(2)根据本发明的编程校验方法，步骤简单，可快速进行编程校验。本技术领域的技术人员应理解，本发明可以以许多其他具体形式实现而不脱离本 发明的精神或范围。具体地，应理解本发明可以以下列形式实现。上述实施例中，施加在各端子上的电压值仅为示意性，而绝非限制性的。然而，本 发明不限于于此，可以以任何合适的电压值来代替。上述实施例中，所述预定电流阈值为20uA。然而，本发明不限于于此，所述阈值可 为任何合适数值。尽管业已描述了本发明的实施例，应理解本发明不应限制为这些实施例，本技术 领域的技术人员可如所附权利要求书界定的本发明精神和范围之内作出变化和修改。
权利要求
一种分裂栅储存单元的编程校验方法，所述分裂栅单元包括形成在同一半导体衬底上的结构相同的第一和第二分裂栅子单元，所述第一和第二分裂栅子单元分别具有浮置栅、控制栅、漏栅以及源栅，其中所述漏栅分别连接至第一和第二位线；所述控制栅包括第一和第二控制栅，它们分别连接有第一和第二导线，以对所述第一和第二控制栅进行电压控制；所述源栅相互连接，从而使得所述第一和第二分裂栅子单元的氧化层相互连接而成为所述分裂栅闪存单元的沟道；在所述沟道上还形成有一栅极，并且所述栅极连接至字线，其特征在于，所述方法包括如下步骤(a)利用预定电压值对所述分裂栅闪存单元中的所述第一子单元进行编程；(b)校验流经所述第一子单元的编程电流，其中若流经所述第一子单元的编程电流小于等于预定电流阈值，则不再对所述第一子单元进行编程，并且其中若所述编程电流大于所述预定电流阈值，则可重复步骤(a)和(b)再对所述第一子单元进行编程；(c)重复步骤(a)和(b)对所述第二子单元进行编程校验。
2.如权利要求1所述的编程校验方法，其特征在于，在步骤(a)中，对所述第一控制栅 施加一个高电压，而对所述第二控制栅施加一个低电压，其中所述低电压等于读取所述第 一子单元时施加在所述第二控制栅上的读取电压。
3.如权利要求2所述的编程校验方法，其特征在于，施加在所述第一控制栅上的电压 为8V，施加在所述第二控制栅上的电压为5V。
4.如权利要求1所述的编程校验方法，其特征在于，在步骤(b)中，对所述第一控制栅 施加一个低电压，对所述第二控制栅施加一个高电压而得到流经所述第一子单元的编程电 流的值，其中所述高电压等于在所述步骤(a)中对所述第二控制栅施加的电压。
5.如权利要求4所述的编程校验方法，其特征在于，施加在所述第一控制栅上的电压 为4V，施加在所述第二控制栅上的电压为5V。
6.如权利要求4所述的编程校验方法，其特征在于，在步骤(c)中，对所述第二子单元 的各控制栅施加的电压值，与对所述第一子单元的各控制栅施加的电压值相互替换。
7.如权利要求1所述的编程校验方法，其特征在于，所述预定电流阈值为20uA。
全文摘要
本发明提供一种低触发电压的硅控整流器，包括如下步骤(a)利用预定电压值对所述分裂栅闪存单元中的所述第一子单元进行编程；(b)校验流经所述第一子单元的编程电流是否大于预定电流阈值，其中若流经所述第一子单元的编程电流小于等于所述预定电流阈值，则不再对所述第一子单元进行编程，并且其中若所述编程电流大于所述预定电流阈值，则可重复步骤(a)和(b)再对所述第一子单元进行编程；(c)重复步骤(a)和(b)对所述第二子单元进行编程校验。
文档编号G11C16/02GK101968972SQ20101023569
公开日2011年2月9日 申请日期2010年7月23日 优先权日2010年7月23日
发明者杨光军 申请人:上海宏力半导体制造有限公司