专利名称：存储器电路以及控制存储器电路的方法
技术领域：
本发明是有关于一种存储器电路，尤指一种可以降低漏电流的存储器电路以及控 制存储器电路的方法。
背景技术：
请参考图1，图1为已知静态随机存取存储器(Static Random AccessMemory, SRAM)单元100的示意图。如图1所示，SRAM单元100包含有六个晶体管附 N4以及Pl P2，而SRAM单元100可以通过切换字组线WL、位线BL以及互补位线M电压电平来进行数 据存取，此外，因为本领域技术人员应了解SRAM单元100存取的操作，因此相关细节在此不 予赘述。参考图1，当SRAM单元100位于非运作模式时(亦即晶体管N3、N4为非导通状 态)，则节点A、B的电压电平会因为漏电流而改变，进而影响到之后读取SRAM单元100时 数据的正确性。举例来说，假设目前SRAM单元100位于非运作模式，且节点A、B的电压电 平分别为VDD、VSS，则节点A与电压源VSS之间会形成两个漏电流通路，亦即晶体管m所形 成的次临界漏电流(sub-threshold leakage current)以及晶体管N2所形成的栅极漏电 流(gateleakage current)；类似地，节点B与电压源VDD之间亦会形成两个漏电流通路， 亦即晶体管P2所形成的次临界漏电流以及晶体管Pl所形成的栅极漏电流。随着制程技术 进入深次微米(de印sub-micron)，此等漏电流将呈指数型剧增，甚至成为集成电路的主要 功率消耗的来源。为了解决上述SRAM单元100的漏电流问题，美国专利US7，110，317揭露了一种可 以减少SRAM漏电流的技术，如图2所示的美国专利US7，110，317中的SRAM单元501，其晶 体管P1、P2是经由偏压电路510 (包含晶体管511 513)连接至电压源VDD，且晶体管Nl、 N2是经由偏压电路520(包含晶体管521 52 连接至电压源VSS。在SRAM单元501位于 非运作模式时，其SRAM单元501所连接到的电压源分别为(VDD-Vth)以及(VSS+Vth)(其 中Vth为晶体管512 513、522 523的临界电压)，因为节点A、B与电压源之间的电压 差降低了，因此可以确实减少漏电流。然而，因为晶体管的临界电压Vth会因为制程、电压、 温度(PVT)变异而有所变动，因此，会影响到SRAM单元501于非运作模式时所连接到的电 压源(VDD-Vth)以及(VSS+Vth)的电平，并有可能会造成SRAM单元501中数据的遗失。此外，美国专利US5，581，500亦揭露了一种可以减少漏电流的技术，如图3所示 的美国专利US5, 581，500的SRAM单元10，其包含一(VSS+Δ )产生器30，当SRAM单元10 位于非运作模式时，图3所示的节点A的电压为(VSS+Δ)，因此反向器12、14中储存高电 位数据的节点与节点A的电压差会降低，因此可以有效减少漏电流。然而，采用美国专利 US5, 581，500技术的SRAM阵列会具有很高的制造成本(SRAM阵列中每一列都需要有一个 (VSS+Δ)产生器30)，而且(VSS+Δ)产生器30本身亦会有漏电流的现象。
发明内容
因此，本发明的目的之一在于提供一种存储器电路以及控制存储器电路的方法， 其可以有效降低漏电流且对制程、电压、温度(PVT)变异具有较高的容许量，以解决上述的 问题。依据本发明的一实施例，一种存储器电路包含有一第一存储器阵列、一第二存储 器阵列以及一开关模块，其中该第一存储器阵列具有一第一端点以及一第二端点，该第二 存储器阵列具有一第三端点以及一第四端点，该第一端点耦接于一第一供应电压，该第四 端点耦接于小于该第一供应电压的一第二供应电压，该开关模块耦接于该第二端点、该第 三端点、该第一供应电压以及该第二供应电压。当该存储器电路操作于一非运作模式时，该 开关模块将该第二端点电性连接至该第三端点，且将该第二端点电性阻绝于该第二供应电 压，以及将该第三端点电性阻绝于该第一供应电压。依据本发明的另一实施例，其揭露一种控制一存储器电路的方法，其中该存储器 电路包含有一第一存储器阵列以及一第二存储器阵列，该第一存储器阵列具有一第一端点 以及一第二端点，该第二存储器阵列具有一第三端点以及一第四端点，该第一端点耦接于 一第一供应电压，该第四端点耦接于小于该第一供应电压的一第二供应电压，该方法包含 有当该存储器电路操作于一非运作模式时将该第二端点电性连接至该第三端点；将该 第二端点电性阻绝于该第二供应电压；以及将该第三端点电性阻绝于该第一供应电压。
图1为已知SRAM单元的示意图。图2所示为美国专利US7, 110,317中的SRAM单元。图3所示为美国专利US5, 581，500中的SRAM单元。图4为依据本发明一实施例的存储器电路的示意图。图5为控制信号GP、GN、PI, PB以及端点N2、N3的电压电平VVN、VVP于运作模式 以及非运作模式下的示意图。图6为依据本发明的一实施例的控制存储器电路的方法的流程图。图7为当图4所示的存储器电路操作于非运作模式时的等效电路图。图8为依据本发明另一实施例的存储器电路的示意图。图9为依据本发明另一实施例的存储器电路的示意图。图10为当存储器电路包含有η个存储器阵列，且存储器电路操作于非运作模式时 的等效电路图。[主要元件标号说明]
权利要求
1.一种存储器电路，包含有一第一存储器阵列，其具有一第一端点以及一第二端点，其中该第一端点耦接于一第 一供应电压；一第二存储器阵列，其具有一第三端点以及一第四端点，其中该第四端点耦接于小于 该第一供应电压的一第二供应电压；以及一开关模块，耦接于该第一存储器阵列的该第二端点、该第二存储器阵列的该第三端 点、该第一供应电压以及该第二供应电压；其中当该存储器电路操作于一非运作模式时，该开关模块将该第二端点电性连接至该 第三端点，且将该第二端点电性阻绝于该第二供应电压，以及将该第三端点电性阻绝于该 第一供应电压。
2.根据权利要求1所述的存储器电路，其中当该存储器电路操作于一运作模式时，该 开关模块将该第二端点电性阻绝于该第三端点，且将该第二端点电性连接至该第二供应电 压，以及将该第三端点电性连接至该第一供应电压。
3.根据权利要求2所述的存储器电路，其中该开关模块包含有一第一开关，耦接于该第二端点与该第二供应电压之间；一第二开关，耦接于该第二端点与该第三端点之间；以及一第三开关，耦接于该第三端点与该第一供应电压之间。
4.根据权利要求3所述的存储器电路，其中当该存储器电路自该非运作模式切换至该 运作模式时，该第一开关以及该第三开关由非导通状态切换至导通状态，以及该第二开关 由导通状态切换至非导通状态，其中该第二开关由导通状态切换至非导通状态的切换时间 点早于该第一开关以及该第三开关由非导通状态切换至导通状态的切换时间点。
5.根据权利要求3所述的存储器电路，其中当该存储器电路自该运作模式切换至该非 运作模式时，该第一开关以及该第三开关由导通状态切换至非导通状态，以及该第二开关 由非导通状态切换至导通状态，其中该第二开关由非导通状态切换至导通状态的切换时间 点晚于该第一开关以及该第三开关由导通状态切换至非导通状态的切换时间点。
6.根据权利要求5所述的存储器电路，还包含有一检测电路，耦接于该第二端点、第三端点以及该第二开关，用来依据该第二端点与该 第三端点中至少一端点的电压电平，以产生一控制信号来控制该第二开关的导通状态。
7.根据权利要求6所述的存储器电路，其中该检测电路比较该第二端点与第三端点的 电压电平来产生该控制信号。
8.根据权利要求7所述的存储器电路，其中当该检测电路检测到该第二端点的电压电 平大于该第三端点的电压电平时，该检测电路产生该控制信号以将该第二开关由非导通状 态切换至导通状态。
9.根据权利要求3所述的存储器电路，其中该第一开关以及该第三开关为互补金属氧 化物半导体传输门，且该第一开关的N型井连接至该第三端点，且该第三开关的P型井连接至该第二端点。
10.根据权利要求1所述的存储器电路，其中该第一、第二存储器阵列均为静态随机存 取存储器阵列。
11.一种控制一存储器电路的方法，该存储器电路包含有一第一存储器阵列以及一第二存储器阵列，该第一存储器阵列具有一第一端点以及一第二端点，该第二存储器阵列具 有一第三端点以及一第四端点，该第一端点耦接于一第一供应电压，该第四端点耦接于小 于该第一供应电压的一第二供应电压，该方法包含有 当该存储器电路操作于一非运作模式时 将该第二端点电性连接至该第三端点； 将该第二端点电性阻绝于该第二供应电压；以及 将该第三端点电性阻绝于该第一供应电压。
12.根据权利要求11所述的方法，还包含有 当该存储器电路操作于一运作模式时将该第二端点电性阻绝于该第三端点； 将该第二端点电性连接至该第二供应电压；以及 将该第三端点电性连接至该第一供应电压。
13.根据权利要求12所述的方法，还包含有当该存储器电路自该非运作模式切换至该运作模式时，将该第二端点电性阻绝于该第 三端点的时间点是早于该第二端点由电性连接至该第二供应电压的时间点，以及将该第二 端点电性阻绝于该第三端点的时间点亦早于该第三端点电性连接至该第一供应电压的时 间点。
14.根据权利要求12所述的方法，还包含有当该存储器电路自该运作模式切换至该非运作模式时，将该第二端点电性连接于该第 三端点的时间点是晚于该第二端点由电性阻绝至该第二供应电压，以及将该第二端点电性 连接于该第三端点的时间点亦晚于该第三端点电性阻绝至该第一供应电压的时间点。
15.根据权利要求14所述的方法，还包含有依据该第二端点与该第三端点中至少一端点的电压电平，以产生一控制信号来控制该 第二端点电性连接或是电性阻绝于该第三端点。
16.根据权利要求15所述的方法，其中依据该第二端点与该第三端点中至少一端点的 电压电平以产生该控制信号的步骤包含有比较该第二端点与第三端点的电压电平来产生该控制信号。
17.根据权利要求16所述的方法，其中当该第二端点的电压电平大于该第三端点的电 压电平时，产生该控制信号以控制该第二端点电性连接于该第三端点。
18.根据权利要求11所述的方法，其中该第一、第二存储器阵列均为静态随机存取存 储器阵列。
全文摘要
一种存储器电路包含有一第一存储器阵列、一第二存储器阵列以及一开关模块，其中该第一存储器阵列具有一第一端点以及一第二端点，该第二存储器阵列具有一第三端点以及一第四端点，该第一端点耦接于一第一供应电压，该第四端点耦接于小于该第一供应电压的一第二供应电压，该开关模块耦接于该第二端点、该第三端点、该第一供应电压以及该第二供应电压。当该存储器电路操作于一非运作模式时，该开关模块将该第二端点电性连接至该第三端点，且将该第二端点电性阻绝于该第二供应电压，以及将该第三端点电性阻绝于该第一供应电压。
文档编号G11C11/413GK102122527SQ20101000322
公开日2011年7月13日 申请日期2010年1月11日 优先权日2010年1月11日
发明者李坤地, 李鸿瑜, 王勇, 郑坚斌, 陈家政, 马亚奇 申请人:智原科技股份有限公司