专利名称：字线追踪系统的利记博彩app
技术领域：
本发明涉及一种半导体存储器设计，特别涉及一种半导体存储器内部时 序设计。
背景技术：
半导体存储器，例如静态随机存取存储器(static random access memory, SRAM)或动态随机存取存储器(dynamic random access memory, DRAM)，具 有排列成阵列的大量存储器单元。阵列内一特定的存储器单元通常经由一字 线(word-line， WL)与一对位线(bit-line， BL)选取。字线通常耦接至一行(row) 内各存储器单元的一个或多个控制栅。假设控制栅由NMOS所形成，当耦接 于其上的字线具有高电压时(即，被活化，activate),所有的存储器单元会被 导通。位线对(BL pair)通常耦接一列(column)内各存储器单元的存储点至一 感测放大器。位于被活化的字线与位线对的一交叉点的存储器单元便是被选 择的存储器单元。
在现今高密度的半导体存储器中，字线通常非常长，尤其是当字宽度变 非常大时。字线必须由一个或多个金属层所形成。即使如此，长字线的电阻 与电容造成的延迟仍会在如此高密度半导体存储器中造成效能限制与可靠 度的问题。尤其是在先进工艺内，其縮小了金属的宽度与厚度，因此相较于 驱动晶体管的通道电阻，字线的电阻成为值得注意的因素。例如，在65纳 米(nm)的技术中，对于耦接至256个单元的字线，字线的电阻约300欧姆， 但在45纳米的技术中，字线的电阻为1027欧姆。同一时间，对于一驱动器 具有通道宽度10微米(um)的PMOS晶体管，当采用65纳米的技术时，通道 电阻为259欧姆，但当采用在45纳米的技术时，通道电阻为189欧姆。因 此，当技术演进时，线电阻与晶体管通道电阻的比值大幅地增加。较高的比 值增加了字线的转向(slew)时间，其可减少字线的有效脉冲宽度，并且降低 读取/写入边限(margin)，或甚至造成故障。
5图1是显示由于长转向时间导致字线的有效脉冲宽度减少的一波形图。
如图所示，CLK代表时钟脉冲信号。字线WL的脉冲105根据时钟脉冲信号 CLK产生。字线WL一RC显示出原始字线脉冲105在经由长线电阻电容(RC) 延迟所产生的被延迟的字线脉冲108，即，WL一RC由远离字线驱动器的一远 端字线所测量。显然地，较长的转向时间对于经历长延迟的字线WL—RC减 低了有效的字线脉冲宽度。当工艺在快/快角落(fast/fastcorner)时，这样的问 题更为严重，意味着NMOS与PMOS的参数必须被设计使得晶体管可具有 较高的电流并操作快于正常状态。由于在快/快角落，初始字线脉冲105的宽 度会被缩小。当RC延迟保持相对的常数或是远小于会受工艺变异的数值时， 字线WL_RC的脉冲108的宽度会被縮小，并且可能最后造成功能失效。
因此，需要一种字线追踪机制，即使在字线的远端仍可维持适当的脉冲 宽度。
发明内容
为了解决现有技术存在的上述问题，根据本发明的一实施例， 一种字线 追踪系统，适用于具有多个存储器单元的一存储器阵列，包括一行空白的存 储器单元、 一自我时序产生器、 一电压至电流转换器、 一电流至电压转换器 以及一线。空白的存储器单元行与一行或多行普通的存储器单元具有大体相 同的结构，并包括一空白字线，空白字线具有分别位于相对的两纵向末端的 一第一末端与一第二末端，第一末端耦接至一空白字线驱动器。自我时序产 生器用以接收一时钟脉冲信号并为空白字线驱动器产生与时钟脉冲信号同 步的一脉冲信号，以及具有一第一端点用以接收一反馈信号并用以决定上述 脉冲信号的一下降沿。电压至电流转换器耦接至空白字线的第二末端。电流 至电压转换器耦接至第一端点。线用以耦接电压至电流转换器至电流至电压 转换器。
根据本发明的另一实施例， 一种字线追踪系统，适用于具有多个静态随 机存取存储器(SRAM)单元的一静态随机存取存储器阵列，包括一行空白的 存储器单元、 一自我时序产生器、 一电压至电流转换器、 一电流至电压转换 器以及一线。空白的存储器单元行与一行或多行普通的存储器单元具有大体 相同的结构，并包括一空白字线，空白字线具有分别位于相对的两纵向末端
6的一第一末端与一第二末端，第一末端耦接至一空白字线驱动器。自我时序 产生器用以接收一时钟脉冲信号并为空白字线驱动器产生与时钟脉冲信号 同步的一脉冲信号，自我时序产生器具有一第一端点用以接收一反馈信号并 用以决定脉冲信号的一下降沿。电压至电流转换器耦接至空白字线的第二末 端。电流至电压转换器耦接至第一端点。线用以耦接电压至电流转换器至电 流至电压转换器。
根据本发明的另一实施例， 一种字线追踪系统，适用于具有多个动态随
机存取存储器(DRAM)单元的一动态随机存取存储器阵列，包括一行空白的 存储器单元、 一自我时序产生器、 一电压至电流转换器、 一电流至电压转换 器以及一线。空白的存储器单元行与一行或多行普通的存储器单元具有大体 相同的结构，并包括一空白字线，空白字线具有分别位于相对的两纵向末端 的一第一末端与一第二末端，第一末端耦接至一空白字线驱动器。自我时序 产生器用以接收一时钟脉冲信号并为空白字线驱动器产生与时钟脉冲信号 同步的一脉冲信号，自我时序产生器具有一第一端点用以接收一反馈信号并 用以决定脉冲信号的一下降沿。电压至电流转换器耦接至空白字线的第二末 端。电流至电压转换器耦接至第一端点。线用以耦接电压至电流转换器至电 流至电压转换器。
本发明可有效解决现有技术存在的问题，在字线的远端仍可维持适当的 脉冲宽度，不会最后造成功能失效。
图1是显示由于长转向时间导致字线的有效脉冲宽度减少的一波形图。 图2是显示传统字线追踪机制概要图。
图3是显示根据本发明的一实施例所述的字线追踪机制概要图。
上述附图中的附图标记说明如下
105、 108 字线脉冲；
210 存储器单元阵列；
212、 215 负载；
220、 320 脉冲下降沿控制器；
230 脉冲上升沿控制器；
7222、 224、 226、 322、 324、 326、 328、 352 PMOS晶体管；
232、 234、 236、 354 NMOS晶体管；
238、 REC 上升沿控制模块；
240、 STG 自我时序产生器；
245、 345 反相器；
BL、 BL[O]、 BL[m-l] 位线；
C、 Cl 电容；
CLK 时钟脉冲信号；
CKP 脉冲信号；
DRV[O]、 DRV[n-l]、 DRV—T 字线驱动器；
MC[O,O] 、 MC
、 MC[n-1 ，0] 、 MC[n-1 ,m-1 ] 、 MC一T[O] 、 MC一T[m-1 ]
存储器单元；
R、 Rl 电阻；
Tl、 T2、 T3、 T4、 T5 端点；
WL、 WL—RC、 WL[O]、 WL[n-l]、 WL—T 字线。
具体实施例方式
为使本发明的制造、操作方法、目标和优点能更明显易懂，下文特举几
个较佳实施例，并配合附图，作详细说明如下 实施例
图2是显示传统字线追踪机制概要图。存储器单元阵列210包括排列成
具有m列(column)与n行(row)的 一 阵列的存储器单元MC
。存储器单元MC[i，j]，其中i-0 (n-l)， j = 0~(m-l)，可为静态 随机存取存储器(SRAM)单元、动态随机存取存储器(DRAM)单元、或其他种 类的存储器单元。 一位线BL或一位线对(图未示)耦接至一列内的各存储器 单元MC[i,j]。由字线驱动器DRV[i]， i = 0~(n-l)，所驱动的一字线WL耦 接至一行的各存储器单元MC，通常耦接至一控制栅极晶体管的栅极。当存 储器单元阵列210非常大时，大数量的存储器单元MC[i，0] MC[i,m-l]的晶 体管栅极与长字线本身可对于字线WL造成显著的负载。参考至图2，存储 器单元MC与字线WL本身的负载可表示为各字线的电阻(R)-电容(C)负载电
8路212。
为了追纵字线脉冲宽度，会使用一行空白(dummy)的存储器单元MCJT[i] 以及一空白的字线WL—T。空白的存储器单元MCJT[i]与空白的字线WL—T 大体等于一般的存储器单元MC[i,j]与普通的字线WL[i]。因此，空白的字线 WL—T具有相同的负载212。空白的装置为不执行原始装置所呼叫的功能的 装置。例如， 一行空白的存储器单元并不用以存储数据，而是用来模仿一般 存储器单元的行结构。空白的装置通常用于集成电路用以提供参考或追踪信号。
参考回图2，字线追踪电路包括一自我时序产生器(selftiminggenemtor， STG)240、 一脉冲上升沿控制器230、以及一脉冲下降沿控制器220。自我时 序产生器240以系统时钟脉冲信号CLK作为字线反馈信号WLBK，并且为 字线驱动器DRV
DRV[n-l]以及DRVJT产生一脉冲信号CKP。如同本领 域普通技术人员所共知，自我时序产生器240产生的脉冲信号CKP与系统 时钟脉冲信号CLK同步且成比例。通常系统时钟脉冲信号CLK的上升沿用 以产生脉冲信号CKP。与系统时钟脉冲信号CLK成比例的宽度与延迟时间 由反馈信号WLBK所决定。在脉冲上升沿控制器230， 一上升沿控制 (rising-edge-control, REC)模块238控制两串联的NMOS晶体管234与236。 当NMOS晶体管234与236同时导通时，上升沿会通过反相器245产生于字 线WL一T以及非反相的字线驱动器DRV一T。脉冲下降沿控制器220包括三 个平行耦接的PMOS晶体管222、 224与226。 PMOS晶体管222的栅极受 控于自我时序产生器240，而PMOS晶体管224与226的栅极受控于上升沿 控制模块238。 PMOS晶体管222、 224与226的任一个被导通可造成字线 WL—T脉冲下降。PMOS晶体管222受控于脉冲信号CKP，其依次受控于字 线反馈信号WLBK。即使在字线WL—T的末端，这样的反馈回路仍维持一个 适当的字线脉冲宽度。
然而，在大的存储器阵列中，自我时序产生器240可被放置在远离字线 WL一T的末端，承载字线反馈信号WLBK至自我时序产生器240的线可能出 现显著的负载215到字线WL—T。因此，事实上，字线追踪电路可如同长信 号线负载215补偿字线负载212。因此，字线脉冲宽度会大于所需。除此之 外，设计也需要考虑到工艺偏移至一快/快角落。因此，如图2所示的传统字
9线追踪机制牺牲了存储器单元阵列210的效能。
图3显示根据本发明的一实施例所述的字线追踪机制概要图。如图3所 示的字线追踪电路使用如图2所示的相同的自我时序产生器240以及脉冲上 升沿控制器230。但在图3所示的字线追踪电路中脉冲下降沿控制器320具 有四个PMOS晶体管322、 324、 326与328。 PMOS晶体管322、 324与326 分别和PMOS晶体管222、224与226具有相同的作用，因此不再赘述。PMOS 晶体管328于端点T3受控于字线反馈信号，其来自于位于端点Tl的字线 WL—T末端，通过晶体管352与354以及耦接晶体管352与354于端点T2 的负载215，至端点T3。 PMOS晶体管352的源极耦接至端点Tl。 PMOS 晶体管352的漏极与栅极于端点T2耦接在一起。PMOS晶体管352如此偏 压着，使得端点Tl与T2之间的电压不会大于PMOS晶体管352的临界电 压(Vth—P)。
同样地，NMOS晶体管354的漏极耦接至端点Tl。 NMOS晶体管354 的源极与栅极于端点T2耦接在一起。NMOS晶体管354如此偏压着，使得 端点Tl与T2之间的电压不会大于NMOS晶体管354的临界电压(Vth一N)。 结合PMOS晶体管352与NMOS晶体管354将端点T2的电压(V—T2)限制在 端点Tl的电压(V—Tl)加上与减去晶体管352与354的临界电压的范围，即 (V—Tl+Vth_N) < V—T2 < (V—Tl-Vth—P)。字线WL一T由脉冲信号CKP所驱动， 用以模拟实际的字线行为。当脉冲信号CKP上升时，非反相的字线WL—T 上升至VCC电平，并且端点T2的电压V_T2=(V_T1-Vth—P) = (VCC-Vth_P)。 电压V一T2会转换电压摆动至端点T3，并将电压V—T3转换成端点T4上自 晶体管328的电流源。对于长字线负载的例子，端点T1的转向时间(slewtime) 很大，并且通过线RC负载215转换电压摆动至端点T3。因此，端点T3的 转向时间很大，并且需要更长的时间到达电压电平(VCC-Vth一P)。因此，流 经PMOS晶体管328至端点T4的电流被供应更久，并且造成于端点T4的 电压下降沿更久。如此一来，端点T4的下降时间反映出线RC负载215并 决定脉冲信号CKP的下降沿。
此外，工艺的变异也会被认为可反通过晶体管352、 354与328的临界 电压反映出工艺的变异。当工艺位于NMOS的快角落时，NMOS晶体管354 的临界电压会更低。当字线WL—T未被活化(inactive)时，端点Tl具有0V并
10且端点T2被偏压于(VJT1+Vth—N) = Vth—N。因为NMOS位于快角落并且临 界电压Vth一N降低，因此较大的栅极-源极电压会造成PMOS晶体管328供 应较大的电流。当PMOS的工艺为快时，由PMOS晶体管328所供应的电 流也会因为PMOS晶体管328的临界电压降低而增加。最后，可根据模拟的 字线负载以及自快角落至典型角落的紧縮的工艺变异良好地追踪脉冲信号 CKP。端点T1的大电压摆动会成比例地被转换成于端点T2摆动的小电压， 因此在传送至端点T3时较不会受到负载215的影响。于端点T3的电压摆动 控制PMOS晶体管328的导通电流。导通电流越高，端点T4的电压下降越 慢，其通过反相器345反馈至自我时序产生器240，因此信号CKP的脉冲会 变宽。实际上，PMOS晶体管328也可视为电流放大器。在栅极的相对小的 电压摆动可导通或不导通PMOS晶体管328，并于源极与漏极之间产生放大 电流。
于端点T4下降的电压可反馈至自我时序产生器240，用以提供适当的脉 冲宽度至字线。NMOS晶体管354用以限制端点T2的电压摆动，使得线负 载215的延迟达最小。总言之，上述的电压至电流与电流至电压转换用以最 小化线负载215所造成的延迟，使得端点T5的反馈电压可更反映出位于空 白字线WL一T末端的端点Tl的电压，使得自我时序产生器240可更精准地 产生字线脉冲，用以满足存储器单元的操作所需。
以上说明提供许多不同的实施例、或者实现本发明的不同特征的实施 例。特殊的实施例与工艺用以阐述本发明的概念，而非用以限定本发明的范 围，因此本发明的保护范围当视所附的权利要求所界定的范围为准
本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任 何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更 动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
ii
权利要求
1.一种字线追踪系统，适用于具有多个存储器单元的一存储器阵列，包括一行空白的存储器单元，与一行或多行普通的存储器单元具有大体相同的结构，上述空白的存储器单元行包括一空白字线，上述空白字线具有分别位于相对的两纵向末端的一第一末端与一第二末端，上述第一末端耦接至一空白字线驱动器；一自我时序产生器，用以接收一时钟脉冲信号并为上述空白字线驱动器产生与上述时钟脉冲信号同步的一脉冲信号，上述自我时序产生器具有一第一端点用以接收一反馈信号并用以决定上述脉冲信号的一下降沿；一电压至电流转换器，耦接至上述空白字线的上述第二末端；一电流至电压转换器，耦接至上述第一端点；以及一线，用以耦接上述电压至电流转换器至上述电流至电压转换器。
2. 如权利要求1所述的字线追踪系统，其中上述存储器单元为静态随机 存取存储器单元或动态随机存取存储器单元。
3. 如权利要求1所述的字线追踪系统，其中上述电压至电流转换器包括 一PMOS晶体管，具有一源极与一漏极，上述源极与上述漏极的一个耦接至 上述空白字线的上述第二末端，并且上述源极与上述漏极的另一个与一栅极 耦接至上述线。
4. 如权利要求3所述的字线追踪系统，其中上述电压至电流转换器还包 括一NMOS晶体管，具有一源极与一漏极，上述源极与上述漏极的一个耦接 至上述空白字线的上述第二末端，并且上述源极与上述漏极的另一个与一栅 极耦接至上述线。
5. 如权利要求1所述的字线追踪系统，其中上述电流至电压转换器包括 一PMOS晶体管，具有一源极耦接至一正供应电压、 一漏极耦接至上述自我 时序产生器的上述第一端点、以及一栅极耦接至上述线，并且其中上述线的 一长度等于或大于上述空白字线的一长度。
6. —种字线追踪系统，适用于具有多个静态随机存取存储器单元的一静 态随机存取存储器阵列，包括一行空白的存储器单元，与一行或多行普通的存储器单元具有大体相同的结构，上述空白的存储器单元行包括一空白字线，上述空白字线具有分别 位于相对的两纵向末端的一第一末端与一第二末端，上述第一末端耦接至一 空白字线驱动器；一自我时序产生器，用以接收一时钟脉冲信号并为上述空白字线驱动器 产生与上述时钟脉冲信号同步的一脉冲信号，上述自我时序产生器具有一第 一端点用以接收一反馈信号并用以决定上述脉冲信号的一下降沿；一电压至电流转换器，耦接至上述空白字线的上述第二末端；一电流至电压转换器，耦接至上述第一端点；以及一线，用以耦接上述电压至电流转换器至上述电流至电压转换器。
7. 如权利要求6所述的字线追踪系统，其中上述电压至电流转换器包括 一PMOS晶体管，具有一源极与一漏极，上述源极与上述漏极的一个耦接至 上述空白字线的上述第二末端，并且上述源极与上述漏极的另一个与一栅极 耦接至上述线。
8. 如权利要求7所述的字线追踪系统，其中上述电压至电流转换器更包 括一NMOS晶体管，具有一源极与一漏极，上述源极与上述漏极的一个耦接 至上述空白字线的上述第二末端，并且上述源极与上述漏极的另一个与一栅 极耦接至上述线。
9. 如权利要求6所述的字线追踪系统，其中上述电流至电压转换器包括 一PMOS晶体管，具有一源极耦接至一正供应电压、 一漏极耦接至上述自我 时序产生器的上述第一端点、以及一栅极耦接至上述线，并且其中上述线的 一长度等于或大于上述空白字线的一长度。
10. —种字线追踪系统，适用于具有多个动态随机存取存储器单元的一动 态随机存取存储器阵列，包括-一行空白的存储器单元，与一行或多行普通的存储器单元具有大体相同 的结构，上述空白的存储器单元行包括一空白字线，上述空白字线具有分别 位于相对的两纵向末端的一第一末端与一第二末端，上述第一末端耦接至一 空白字线驱动器；一自我时序产生器，用以接收一时钟脉冲信号并为上述空白字线驱动器 产生与上述时钟脉冲信号同步的一脉冲信号，上述自我时序产生器具有一第 一端点用以接收一反馈信号并用以决定上述脉冲信号的一下降沿；一电压至电流转换器，耦接至上述空白字线的上述第二末端；一电流至电压转换器，耦接至上述第一端点；以及一线，用以耦接上述电压至电流转换器至上述电流至电压转换器。
11. 如权利要求IO所述的字线追踪系统，其中上述电压至电流转换器包 括一 PMOS晶体管以及一 NMOS晶体管，上述PMOS晶体管具有一源极与 一漏极，上述源极与上述漏极的一个耦接至上述空白字线的上述第二末端， 并且上述源极与上述漏极的另一个与一栅极耦接至上述线，并且上述NMOS 晶体管具有一源极与一漏极，上述源极与上述漏极的一个耦接至上述空白字 线的上述第二末端，并且上述NMOS晶体管的上述源极与上述漏极的另一个 与一栅极耦接至上述线。
12. 如权利要求10所述的字线追踪系统，其中上述电流至电压转换器包 括一PMOS晶体管，具有一源极耦接至一正供应电压、 一漏极耦接至上述自 我时序产生器的上述第一端点、以及一栅极耦接至上述线，并且其中上述线 的一长度等于或大于上述空白字线的一长度。
全文摘要
一种字线追踪系统，包括行空白的存储器单元、自我时序产生器、电压至电流转换器、电流至电压转换器与线。空白的存储器单元行与一行或多行普通的存储器单元具有大体相同的结构，并包括具有相对的第一末端与第二末端的空白字线，其中第一末端耦接至空白字线驱动器。自我时序产生器用以接收时钟脉冲信号并为空白字线驱动器产生与时钟脉冲信号同步的脉冲信号，以及具有第一端点用以接收反馈信号并用以决定脉冲信号的下降沿。电压至电流转换器耦接至第二末端。电流至电压转换器耦接至第一端点。线用以耦接电压至电流转换器至电流至电压转换器。本发明可有效解决现有技术存在的问题，在字线的远端仍可维持适当的脉冲宽度，不会最后造成功能失效。
文档编号G11C16/00GK101587741SQ200910134149
公开日2009年11月25日 申请日期2009年4月13日 优先权日2008年5月23日
发明者廖宏仁, 李政宏, 蔡睿哲, 郑宏正 申请人:台湾积体电路制造股份有限公司