专利名称：导通微通道存储器元件及其制造方法
技术领域：
本发明涉及一种导通微通道存储器(Conductive Bridging Random AccessMemory， CBRAM)元件及其制造方法。
背景技术：
导通微通道存储器(CBRAM)是一种利用电阻值变化进行数据存取的非易失性 存储器技术，同属电阻式存储器(RRAM)的范畴。导通微通道存储器的元件结构可视为 电解槽，由金属阳极(Ag或Cu)与惰性阴极(Ni、W或Pt)中间填以固态电解质(Solid electrolyte)所组成。此固态电解质的材料为玻璃状态的硫属化合物(Chalcogenide)或 是玻璃氧化物。在二极之间施加微小的电压后，阳极产生会氧化反应，使电极表面的金属放 出电子后呈现离子态溶入电解质。因电性迁移的缘故，将往阴极方向移动，最后在阴极表面 进行还原反应析出可导电金属原子，并进一步形成细丝(Filament)，而使固态电解质整体 电阻值下降，完成写(Write)的动作。反之，在擦除(Erase)操作时则将电压反向对调，使 可导电金属原子形成的细丝在电解质中消失，让电阻逐渐回升至起始状态。
对于拥有双稳定电阻转换的氧化物可变电阻来说，其低电阻路径-细丝是决定 电阻转换的关键，金属细丝是CBRAM存储器中的低电阻路径，当元件经过数万次高低电 阻转换的耐久性测试后，细丝在固态电解质内的数量与分布范围可能会降低元件循环 (Cycling)的次数，以及高低组态转换的时间(Switching time)。
发明内容
本发明提出一种导通微通道存储器(CBRAM)元件，包括第一电极层、介电层、固态 电解质层、第二电极层以及金属层。上述固态电解质层是位于第一电极层上，第二电极层是 位于固态电解质层上，至于金属层是位于固态电解质层旁。而介电层是在固态电解质层与 金属层之间。 本发明另提出一种制造导通微通道存储器元件的方法，包括先在第一电极层上形 成介电层，再进行曝光显影与蚀刻，以在介电层中形成至少一第一沟槽。随后，在沟槽内填 满金属层，再进行曝光显影与蚀刻，以在第一沟槽旁的介电层中形成第二沟槽，且第二沟槽 曝露出第一电极层的部分表面。接着，在第二沟槽内沉积固态电解质层，再在固态电解质层 上沉积第二电极层。 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。
图1是依照本发明的实施例的一种导通微通道存储器元件的剖面示意图。
图2是依照本发明的实施例的另一种导通微通道存储器元件的剖面示意图。
图3是图2的金属层的一种范例的俯视图。
4
图4是图2的金属层的另一种范例的俯视图。
图5是图1或图2的部分放大图。 图6A至图6F是依照本发明的另一实施例的一种导通微通道存储器元件的制造流 程剖面示意图。附图标记说明100 :导通微通道存储器元件102、600 :第一电极层110、602 :介电层104、612 :固态电解质层106、614 :第二电极层108、108a、108b、500、608 :金属层112 :沟槽114 :内表面400 :尖端604 :第一沟槽606 :表面610 :第二沟槽
具体实施例方式
图1是依照本发明的实施例的一种导通微通道存储器(CBRAM)元件的剖面示意 图。 请参照图l，本实施例的导通微通道存储器元件100包括第一电极层102、介电层 110、固态电解质层104、第二电极层106以及金属层108，其中第一电极层102的材料为例 如惰性金属，如钼(Pt)、钨(W)、氮化钛(TiN)或镍。上述固态电解质层104是位于第一电 极层102上，所述固态电解质层104的材料包括硫属化合物(Chalcogenide)，如锗硒化合 物(Ge-Se)或锗硫化合物(Ge-S);或硫化银(Ag2S)、硫化铜(Cu2S)、氧化钽(Ta205)、氧化鸨 (W203)或氧化硅(Si02)。而第二电极层106是设置于固态电解质104上，其中第二电极层 106的材料包括银(Ag)或铜(Cu)。至于金属层108可以是一种单边结构，位于固态电解质 层104旁，其中金属层108的材料为可导电的金属复合材料或金属材料。再者，金属层108 与第一电极层102在图1中是电性相连的。介电层110则设置于固态电解质104与金属 层108之间，其中介电层110的材料例如氧化硅(SiO》、氮化硅(SiN)或聚甲基丙烯酸甲酯 (Polymethylmethacrylate, P薩)。 在图1中，介电层110可具有沟槽112，并使固态电解质层104位于沟槽112内。
图1的导通微通道存储器元件100在擦除(erase)过程中，由于在第一电极层102 施加正电压，与其连接的金属层108会产生正电场，排斥分散于固态电解质层104中的金属 离子，使得相互连接的金属细丝(Filament)易被打断，增进元件由低组态转换至高组态的 效率，预期可改善元件的耐久力(Endurance)及减少切换时间(Switching time)。除此之 外，金属层108也通过外接线路，以便在导通微通道存储器元件100的擦除过程中产生正电 场。 图2是依照本发明的实施例的另一种导通微通道存储器元件的剖面示意图，其中 使用与图1相同的元件符号来代表相同或相似的构件。 请参照图2，其中的导通微通道存储器元件200与图1的差异在于金属层108是双 边结构，而固态电解质层104则随沟槽112轮廓覆盖其内表面。至于第二电极层106可根 据固态电解质层104的形态，部分位在沟槽112内。 图3与图4是图2的金属层108的两种例子的俯视图。在图3中的金属层108a是矩型的块状结构，而图4中的金属层108b是略为弯曲的耳状结构。 另外，图1或图2的金属层108也可有其它变形，如图5所示。图5是图1或图2 的部份放大图，其中的金属层108还包括一个尖端(tip)500，朝固态电解质层104配置，用 以加强电场效果。 图6A至图6F是依照本发明的另一实施例的一种导通微通道存储器元件的制造流 程剖面示意图。 请参照图6A，先在第一电极层600上形成介电层602。前述第一电极层600的材 料为例如惰性金属，如钼(Pt)、钨(W)、氮化钛(TiN)或镍。前述介电层602的材料例如氧 化硅(S叫)、氮化硅(SiN)或聚甲基丙烯酸甲酯(PMMA)。 随后，请参照图6B，进行曝光显影与蚀刻，以在介电层602中形成第一沟槽604，其 曝露出第一电极层600的表面606。形成上述沟槽604所采用的蚀刻方式例如干式蚀刻或 湿式蚀刻。而且，在本实施例中虽显示两个第一沟槽604但是本发明不限于此，还可以是单 一个或是两个以上的结构。 然后，请参照图6C，在第一沟槽604内填满会产生外加电场的金属层608，其步骤 譬如是先于介电层602上以及第一电极层600的表面606上沉积金属层608，再利用化学机 械抛光(CMP)方式去除介电层602表面的金属层608。上述金属层608为可导电的金属复 合材料或金属材料。 接着，请参照图6D，进行曝光显影与蚀刻，以在第一沟槽604旁的介电层602中形 成第二沟槽610，且第二沟槽610曝露出第一电极层600的表面606。在本实施例中，第二 沟槽610的尺寸大于第一沟槽604的尺寸。另外，本实施例的金属层608为双边结构，因此 沟槽610可被形成于双边结构之间。 此外，第二沟槽610与第一沟槽604之间的介电层602的宽度w愈小愈好，可使第 一沟槽604中的金属层608产生较显著的电场效果。而形成上述第二沟槽610所采用的蚀 刻方式例如干式蚀刻或湿式蚀刻。 再来，请参照图6E，在介电层602上、第二沟槽610的内壁与第一电极层600的表 面606上共形地沉积固态电解质层612，其材料譬如硫属化合物(Chalcogenide)，如锗硒化 合物(Ge-Se)或锗硫化合物(Ge-S);或硫化银(Ag2S)、硫化铜(Cu2S)、氧化钽(Ta205)、氧化 钨(W203)或氧化硅(Si02)等。之后，在固态电解质层612上沉积第二电极层614，其材料譬 如银(Ag)或铜(Cu)等。 然后，请参照图6F，可去除第二沟槽610以外的固态电解质层612以及第二电极层 614，但只要固态电解质层612不会与金属层608接触，仍旧可以在第二沟槽610以外的介 电层602上留有部份固态电解质层612及第二电极层614。而去除上述固态电解质层612 及第二电极层614的方式譬如干式蚀刻或湿式蚀刻。 综上所述，本发明在原有的导通微通道存储器元件中加入会产生外加电场的金 属层，所以可在擦除过程中对第一电极层施加正电压时，使与第一电极层连接的金属层 产生正电场，排斥分散于固态电解质层中的金属离子，以加速打断相互连接的金属细丝 (Filament)，增进元件由低组态转换至高组态的效率，进而改善元件的耐久力及减少切换 时间。 虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的 保护范围当视后附的权利要求所界定的为准。
权利要求
一种导通微通道存储器元件，其特征在于该导通微通道存储器元件包括第一电极层；固态电解质层，设置于该第一电极层上；第二电极层，设置于该固态电解质上；金属层，设置于该固态电解质旁；以及介电层，设置于该固态电解质与该金属层之间。
2. 如权利要求1所述的导通微通道存储器元件，其特征在于该介电层具有沟槽。
3. 如权利要求2所述的导通微通道存储器元件，其特征在于该固态电解质层位于该 沟槽内。
4. 如权利要求2所述的导通微通道存储器元件，其特征在于该固态电解质层覆盖该 沟槽的内表面。
5. 如权利要求1所述的导通微通道存储器元件，其特征在于该金属层与该第一电极 层电性相连。
6. 如权利要求1所述的导通微通道存储器元件，其特征在于该金属层还包括至少一 尖端，朝该固态电解质层配置。
7. 如权利要求1所述的导通微通道存储器元件，其特征在于该金属层为单边结构。
8. 如权利要求1所述的导通微通道存储器元件，其特征在于该金属层为双边结构。
9. 如权利要求1所述的导通微通道存储器元件，其特征在于该金属层的材料为可导 电的金属复合材料或金属材料。
10. 如权利要求l所述的导通微通道存储器元件，其特征在于该第一电极层的材料包 括惰性金属。
11. 如权利要求IO所述的导通微通道存储器元件，其特征在于该惰性金属包括铂、 钨、氮化钛或镍。
12. 如权利要求l所述的导通微通道存储器元件，其特征在于该介电层的材料包括氧 化硅、氮化硅或聚甲基丙烯酸甲酯。
13. 如权利要求l所述的导通微通道存储器元件，其特征在于该固态电解质层的材料 包括硫属化合物或硫化银、硫化铜、氧化钽、氧化钨或氧化硅。
14. 如权利要求13所述的导通微通道存储器元件，其特征在于该硫属化合物包括锗 硒化合物或锗硫化合物。
15. 如权利要求l所述的导通微通道存储器元件，其特征在于该第二电极层的材料包 括银或铜。
16. —种制造导通微通道存储器元件的方法，其特征在于该方法包括 在第一电极层上形成介电层；进行曝光显影与蚀刻，以在该介电层中形成至少一第一沟槽； 在该第一沟槽内填满金属层；进行曝光显影与蚀刻，以在该第一沟槽旁的该介电层中形成第二沟槽，该第二沟槽曝 露出该第一电极层的部分表面；在该第二沟槽内沉积固态电解质层；以及 在该固态电解质层上沉积第二电极层。
17. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于形成该第 一沟槽的步骤包括使该第一沟槽曝露出该第一电极层的表面。
18. 如权利要求17所述的制造导通微通道存储器元件的方法，其特征在于沉积该固 态电解质层的步骤包括在该介电层上、该第二沟槽的内壁与该第一电极层的该表面上共形 地沉积该固态电解质层。
19. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于形成该第 一沟槽与该第二沟槽所采用的蚀刻方式包括干式蚀刻或湿式蚀刻。
20. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于沉积该第 二电极层之后还包括去除该第二沟槽以外的该固态电解质层以及该第二电极层。
21. 如权利要求20所述的制造导通微通道存储器元件的方法，其特征在于去除该第 二沟槽以外的该固态电解质层以及该第二电极层的方式包括干式蚀刻或湿式蚀刻。
22. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于在该第一沟槽内填满该金属层的步骤包括在该介电层上以及该第一电极层的该表面上沉积该金属层；以及 以化学机械抛光方式去除该介电层表面的该金属层。
23. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于当该金属 层为双边结构时，在该双边结构之间的该介电层中形成该第二沟槽。
24. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于该金属层 为可导电的金属复合材料或金属材料。
25. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于该第一电极层的材料包括惰性金属。
26. 如权利要求25所述的制造导通微通道存储器元件的方法，其特征在于该惰性金 属包括铂、钨、氮化钛或镍。
27. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于该介电层 的材料包括氧化硅、氮化硅或聚甲基丙烯酸甲酯。
28. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于该固态电 解质层的材料包括硫属化合物或硫化银、硫化铜、氧化钽、氧化鸨或氧化硅。
29. 如权利要求28所述的制造导通微通道存储器元件的方法，其特征在于该硫属化 合物包括锗硒化合物或锗硫化合物。
30. 如权利要求16所述的制造导通微通道存储器元件的方法，其特征在于该第二电 极层的材料包括银或铜。
全文摘要
一种导通微通道存储器(CBRAM)元件及其制造方法，其中的导通微通道存储器元件包括第一电极层、介电层、固态电解质层、第二电极层以及金属层。上述固态电解质层是位于第一电极层上，第二电极层是位于固态电解质层上，至于金属层是位于固态电解质层旁。而介电层是在固态电解质层与金属层之间。由于导通微通道存储器元件的固态电解质层旁配置有金属层，所以可在擦除过程中使金属层产生正电场，加速打断相互连接的金属细丝。
文档编号G11C11/21GK101794860SQ200910009980
公开日2010年8月4日 申请日期2009年2月4日 优先权日2009年2月4日
发明者林哲歆, 王庆钧 申请人:财团法人工业技术研究院