专利名称：共享字线的分栅式闪存的利记博彩app
技术领域：
本发明涉及半导体设计制造领域，且特别涉及一种共享字线的分栅式闪存。
背景技术：
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究 的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各
类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和u盘等 移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体 管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，4吏存 储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只 读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部 分市场份额，成为发展最快的非挥发性半导体存储器。
然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制， 通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度 的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候， 由于受到结构的限制，实现器件的编程电压进一步减小将会面临着;f艮大的挑战。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存 由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性 能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免"过擦 除"等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个 字线从而使得芯片的面积也会增加，因此如何在提高芯片性能的同时进一步减 小芯片的尺寸是亟需解决的问题。
发明内容
本发明提出 一 种共享字线的分栅式闪存，其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。
为了达到上述目的，本发明提出一种共享字线的分栅式闪存，其包括
半导体村底，其上具有间隔设置的源极区域和漏极区域；
字线，i殳置于所述源才及区域和漏极区域之间；
第一存储位单元，位于所述字线与所述源;欧区域之间；
第二存储位单元，位于M"述字线与所述漏极区域之间，
其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存 储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮4册，所述两个 控制栅具有间隔地分别设置于所述两个浮栅上。
进一步的，.所述两个控制栅为多晶硅控制栅，所述两个浮栅为多晶硅浮栅， 所述字线为多晶硅选择栅。
进一步的，所述隧穿氧化层为氧化硅层、氮化硅层或者它们的复合结构。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源 极区域和所述漏极区域施加第一存储位单元读取电压，实现第一存储位单元读 取。.
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区 域和所述漏极区域施加的第一存储位单元读取电压分别为2.5V、 2.5V、 4V、 0V 和2V,实现第一存储位单元读取。
进一步的,分别对所述字线、所述第一控制栅、所述第二控制栅、所述源 极区域和所述漏极区域施加第二存储位单元读取电压，实现第二存储位单元读 取。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区 域和所述漏极区域施加的第二存储位单元读取电压分别为2.5V、 4V、 2.5V、 2V 和0V,实现笫二存储位单元读取。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源 极区域和所述漏极区域施加第 一存储位单元编程电压，实现第 一存储位单元编 程。
进一步的,.对所述字线、所述第一控制栅、所述第二控制栅、所述源极区 域和所述漏极区域施加的第一存储位单元编程电压分别为1.5V、 IOV、 4V、 5V
5和ov，实现第一存储位单元编程。
进一步的，分别对所迷字线、所述第一控制栅、所述第二控制栅、所述源 极区域和所述漏极区域施加第二存储位单元编程电压，实现第二存储位单元编程。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区
域和所述漏极区域施加的第二存储位单元编程电压分别为1.5V、 4V、 IOV、 0V 和5V,实现第二存储位单元编程。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源 极区域和所述漏极区域施加存储位单元擦除电压，实现第 一存储位单元和第二 存储位单元擦除。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区 域和所述漏极区域施加的存储位单元擦除电压分别为IIV、 0V、 0V、 0V和0V, 实现第 一存储位单元和第二存储位单元^^除。
本发明提出的共享字线的分栅式闪存，将两个存储位单元共享使用一个字 线，通过对字线，两个控制栅以及源漏极区域施加不同的工作电压实现对存储 位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯 片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过 擦除的问题。
图1所示为本发明4交佳实施例的共享字线的分4册式闪存结构示意图。
具体实施例方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。 请参考图l，图1所示为本发明较佳实施例的共享字线的分栅式闪存结构示 意图。本发明提出一种共享字线的分栅式闪存，其包括半导体衬底100,其上 具有间隔设置的源极区域200和漏极区域300;字线400,设置于所迷源极区域 200和漏极区域300之间；第一存储位单元500,位于所述字线400与所述源极 区域200之间；第二存储位单元600 ，位于所述字线400与所述漏极区域300之
6间，其中所述两个存储位单元500、 600与所述字线400之间由隧穿氧化层700 隔开，所述两个存储位单元500、 600分别具有第一控制栅510、第一浮栅520 和第二控制栅610、第二浮栅620，所述两个控制栅510、 520具有间隔地分别 设置于所述两个浮才册610、 620上。
冲艮据本发明较佳实施例，所述两个控制栅510、 520为多晶硅控制栅，所述 两个浮栅610、 620为多晶硅浮栅，所述字线400为多晶硅选择栅，所述隧穿氧 化层700为氧化硅层、氮化硅层或者它们的复合结构。
本发明通过对字线400，两个控制栅510、 520以及源极区域200和漏极区 域300施加不同的工作电压实现对存储位单元500、 600的读取、编程和擦除操 作。
才艮据本发明较佳实施例，对所述字线400、所述第一控制栅510、所述第二 控制栅520、所述源极区域200和所述漏极区域300分别施加第一存储位单元读 取电压为2.5V、 2.5V、 4V、 0V和2V,实现第一存储位单元500读取操作。
对所述字线400、所述第一控制栅510、所述第二控制栅520、所述源极区 域200和所述漏极区域300分别施加第二存储位单元读取电压为2.5V、4V、2.5V、 2 V和OV,实现第二存储位单元600读取操作。
本发明较佳实施例中，沟道内有电流从源极区域200流到漏极区域300，多 晶硅浮栅520、 620有无电荷存储会影响沟道电流大小，当浮栅520、 620有电 荷时，沟道内电流很小，反之当浮栅520、 620无电荷时，沟道内电流很大，设 定沟道内小电流状态为"0",设定沟道内大电流状态为"1",这样浮栅520、 620 有无电荷存储的状态可以作为区分存储"0"或"1"信息状态，实现存储位 单元500、 600信息存储读取的功能。
根据本发明较佳实施例，对所述字线400、所述第一控制栅510、所述第二 控制栅520、所述源极区域200和所述漏极区域300分别施加第一存储位单元编 程电压为1.5V、 IOV、 4V、 5V和0V，实现第一存储位单元500编程操作。
对所述字线400、所述第一控制栅510、所述第二控制栅520、所述源极区 域200和所述漏极区域300分别施加第二存储位单元编程电压为1.5V、4V、 IOV、 0 V和5V,实现第二存储位单元600编程操作。
当源-漏极电压足够高，足以导致某些高能电子越过绝缘介电层，并进入绝缘介电层上的浮栅，这种过程称为热电子注入。而所述绝缘介电层的成分为硅 的氧化物或者硅的氮化物，如二氧化硅或者氮化硅等材料。本发明较佳实施例
中，在施加读取工作电压后，沟道内有电子从漏极区域200流到源极区域300, 部分电子通过热电子注入方式注入到纳米硅浮栅520、 620中，实现存储位单元 500、 600的编程操:作。
根据本发明较佳实施例，对所述字线400、所述第一控制栅510、所述第二 控制栅520、所述源极区域200和所述漏极区域300分别施加存储位单元擦除电 压为IIV、 0V、 0V、 OV和OV,实现第一存储位单元500和第二存储位单元600 擦除操作。在该施加工作电压条件下，存储在浮栅520、 620的电子在高电场下 FN(Fowler-Nordheim)隧穿到字线400端，通过字线400端流走，实现存储位单 元500、 600的擦除才喿作。
本发明提出的共享字线的分栅式闪存，将两个存储位单元共享使用 一个字 线，通过对字线，两个控制栅以及源漏极区域施加不同的工作电压实现对存储 位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯 片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过 擦除的问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明 所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各 种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
8
权利要求
1. 一种共享字线的分栅式闪存，其特征在于包括半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上。
2.根据权利要求1所述的分栅式闪存，其特征在于所述两个控制栅为多晶 硅控制栅，所述两个浮栅为多晶硅浮栅，所述字线为多晶硅选择栅。
3. 根据权利要求1所述的分栅式闪存，其特征在于所述隧穿氧化层为氧化 硅层、氮化硅层或者它们的复合结构。
4. 根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述 第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位 单元读取电压，实现第一存储位单元读取。
5. 根据权利要求4所述的分栅式闪存，其特征在于对所述字线、所述第一 控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单 元读取电压分别为2.5V、 2.5V、 4V、 0V和2V，实现第一存储位单元读取。
6. 根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述 第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位 单元读取电压，实现第二存储位单元读取。
7. 根据权利要求6所述的分栅式闪存，其特征在于对所述字线、所述第一 控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第二存储位单 元读取电压分别为2.5V、 4V、 2.5V、 2V和0V,实现第二存储位单元读取。
8. 根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述 第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位 单元编程电压，实现第一存储位单元编程。
9. 根据权利要求8所述的分栅式闪存，其特征在于对所述字线、所述第一 控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单 元编程电压分别为1.5V、 IOV、 4V、 5V和0V,实现第一存〗渚位单元编程。
10. 根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述 第一控制4册、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位 单元编程电压，实现第二存储位单元编程。
11. 根据权利要求IO所述的分槺式闪存，其特征在于对所述字线、所述第 一控制槺、所迷第二控制栅、所述源极区域和所述漏极区域施加的第二存储位 单元编程电压分别为1.5V、 4V、 IOV、 0V和5V,实现第二存储位单元编程。
12. 根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述 第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加存储位单元 擦除电压，实现第一存賴M立单元和第二存储位单元擦除。
13.根据权利要求12所述的分栅式闪存，其特征在于对所述字线、所述第 一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的存储位单元 擦除电压分别为IIV、 0V、 0V、 0V和0V，实现第一存储位单元和第二存储位 单元擦除。
全文摘要
本发明提出一种共享字线的分栅式闪存，其包括半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上。本发明提出的共享字线的分栅式闪存，其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。
文档编号G11C16/04GK101465161SQ20081020497
公开日2009年6月24日 申请日期2008年12月30日 优先权日2008年12月30日
发明者靖 顾 申请人:上海宏力半导体制造有限公司