专利名称：一种执行存储器的操作的方法
技术领域：
本发明关于一种执行一快闪多级存储单元的操作的方法。
背景技术：
时至今日，对于非易失性信息储存的存储装置广泛的使用在各种应 用之中。
一般来说，如图1所绘示，存储装置包含用来储存数据存储单
元的一存储阵列102、 一列译码器104及一行译码器106耦接至该存储阵 列102来存取该存储阵列102以反应一外部总线。 一般来说，存储单元 的漏极区域位于一 「行」中并连接至一共同位线108，存储单元的控制栅 极位于一 「列」中并连接至一共同字线110。非易失存储单元的例子包含 有只读存储器(ROM)、可编程只读存储器(PROM)、可编程可擦除只 读存储器(EPROM)、电可擦写可编程只读存储器(EEPROM)以及快 闪EEPROM。
图2绘示一闪存的一种类型的一截面图。如图2中所绘示，该快闪 存储单元包含在--p型硅衬底202上形成一 n型源极区域204以及-一 n 型漏极区域206。在该源极区域204及该漏极区域206之间的区域为熟知 的该存储单元的一沟道区域208。 一介电层包含一顶氧化物层210、 一氮 化物层212以及一底氧化物层214，形成于该沟道区域208之上。在该介 电层上形成一导电层216作为一控制栅极之用。
一-般来说，储存在该快闪存储单元数据存取的操作上包含编程、读 取及/或擦除操作。在一快闪存储单元的编程操作(例如电荷注入)可 以藉由各种方式来实施，像是沟道热电子(CHE)注入或富勒-诺得罕(FN) 注入，这两种方法都是注入电子进入该氮化物层212。擦除操作上(例如 移除电荷)可以藉由带对带热空穴隧穿(BTBHHT)或富勒-诺得罕(FN) 注入。为了擦除该存储单元，藉由将该氮化物层212的电子移除，或送 空穴进入该氮化物层212，来电中性先前被捕捉在该氮化物层212中的电
4子。
发明内容
在本发明的一实施例中，该存储单元包含一衬底， 一第一极性区及 一第二极性区形成在具有一沟道区域衬底上， 一导电栅极形成于该第一 极性区及该第二极性区上。其中第一极性区与第二极性区可以离子注入 或掺杂所产生，也可以施加电压诱导造成， 一般用来作为存储单元的源 极与漏极。该方法包含对该导电栅极于一第一段时间内施加一第一电压， 接着重复地对该导电栅极于一第二段时间内施加一第二电压。该第一电 压值不同于该第二电压值。对该第一极性区施加一第三电压，以及对该 第二极性区施加一第四电压。
在本发明的另一实施例中，该存储单元包含一衬底， 一第一极性区 及一第二极性区形成在具有一沟道区域衬底上， 一导电栅极形成于该第 一极性区及该第二极性区上。其中第一极性区与第二极性区可以离子注 入或掺杂所产生，也可以施加电压诱导造成， 一般用来作为存储单元的 源极与漏极。该方法包含对该导电栅极于一第一段时间内施加一第一电 压，接着重复地对该导电栅极于一第二段时间内施加一第二电压。该第 一电压值不同于该第二电压值。
前述发明内容及接下来的简单图式说明，会帮助在阅读该附加示范 的图式有更清楚的理解。为了说明本发明的需要，所绘示的各种实施例 是以较佳的实施例为之。然而，可理解的是，本发明并不局限图式中所 绘示配置及工具。
图1绘示一存储装置的方块图。
图2绘示快闪存储单元的一类型的一剖面图。
图3A及图3B绘示依据编程方法对该控制栅极及源极/漏极区域施加 电压的时序图。
图3C绘示在一编程操作中一快闪存储装置的一剖面图。
图4A及图4B绘示依据擦除方法对该控制栅极及源极/漏极区域施加电压的时序图。
图4C绘示在一擦除操作中一快闪存储装置的一剖面图。
图5绘示依据本发明的一实施例在一编程操作中一存储装置的剖面图。
图6A绘示依据本发明的一方法，在一编程操作中对该控制栅极及源
极/漏极区域施加电压的时序图。
图6B是绘示依据如图6A所示的一示范的编程技术的一实验阈值电 压分布图。
图7A绘示依据本发明的一方法，在一擦除操作中对该控制栅极及源 极/漏极区域施加电压的时序图。
图7B系绘示依据如图7A所示的一示范的擦除技术的一实验阈值电 压分布图。
主要元件符号说明
102 存储阵列
104 列译码器
106 行译码器
108 共同位线
110 共同字线
202 p型硅衬底
204、 404、 504源极区域
206、 406、 506漏极区域
208、 308、 508沟道区域
210 顶氧化物层
212、 312、 412氮化物层
214 底氧化物层
216 导电层
316、 416、 516控制栅极
602、 604、 702、 704 一段时间
518、 618、 620、 622、 718、 720、 722电压
具体实施例方式
本发明的示范的实施例将详尽揭露于下述说明，同时对照相关图式 说明来绘示各种实例。尽可能地在通篇图式中以相同的参考标号来表示 相同的元件。
在本发明的各种实施例中，对该导电栅极于一第一段时间内施加一 第一固定电压，接着重复地对该导电栅极于一第二段时间内施加一第二 固定电压，避免该存储单元为过度编程或过度擦除。
传统上，对该控制电极施加一固定正电压来编程该存储单元。相关
技术像是沟道热电子(CHE)注入，可参考图3A所示的时序图是对该漏 极区域施加一固定电压(例如5V)，以及对该控制栅极施加一相对较大 的固定电压(例如IOV)，同时相较于施加在该控制栅极和该漏极区域 的电压，让该源极区域在一接地状态或是一 0电压。在图3B所示的另一 编程方法中，富勒-诺得罕(FN)注入对该控制栅极所施加的电压需要维 持固定(例如20V)，以及源极区域和漏极区域皆需要接地。在一编程 操作中，如图3C所示，电子-空穴对在该快闪存储单元的沟道区域308 中产生。对该控制栅极316施加一相对较大的固定电压，因此提高该氮 化物层312的该电压至一较高状态，如此可以吸引电子流经该沟道区域 308至该氮化物层312，如箭头318所指示的方向。当有足够的电子累积 在该氮化物层312时，该氮化物层312会带负电荷，并使该存储单元达 到一所需的阈值电压。
在多级存储单元中，可以同时编程多个存储单元。每一存储单元的 编程速率(例如注入电子进入该氮化物层的速率)会基于各种不同的 物理状态而有所改变(例如该氮化物层的厚度、该氮化物层覆盖于该源 极区域的面积...等)。而这些存储单元与存储单元之间物理状态的不同是 又肇因于工艺的关系。该最快的存储单元具有在该氮化物层与该漏极区 域间的需要克服的最低能阶障碍，相反地，该最慢的存储单元具有在该 氮化物层与该漏极区域间的需要克服的该最高能阶障碍。在这样的'瞎况 下，该编程阈值电压V，—的分布就会变成很广，如此也造成该最快的存储 单元会有过度编程的情况。因此便有了控制该阈值电压分布的需求以避免过度编程的情况。对于较窄的阈值电压分布依据该读取操作的机制也 比较容易避免误读该存储单元。此外，对于多级存储单元而言，该窄的 阈值电压系更显重要，因为在该读取过程中，需要在不同阈值电压之间 做区别，才不会导致错误的发生。
在一传统技术的使用上，对该控制电极施加一固定负电压来擦除该
存储单元。可参考图4A所示，在一带对带热空穴隧穿注入(BTBHHT) 技术，是对该控制栅极施加一固定负电压(例如-IOV)、对该漏极区域
施加一正电压(例如5V)、以及对该源极区域接地来擦除一存储单元。
一擦除操作亦可由富勒-诺得罕(FN)注入来实施如同参照图4B所示。 举例来说，对该控制栅极416所施加一固定负电压(例如-20V)以及 将该源极区域404及该漏极区域406皆接地。因为该控制栅极416为负 偏压，空穴会被吸引至该氮化物层412，如同图4C中箭号418所指示方 向。当该空穴被吸引至该氮化物层412时，则该存储单元被擦除。
跟编程操作一样，该存储单元的擦除速率亦可能因为工艺使得在存 储单元与存储单元间有所不同。据此，该较广的擦除阈值电压分布可能 造成某些存储单元在其它存储单元被充分擦除前而变成过度擦除。然后， 该过度擦除的存储单元可能为电中性或甚至是微带正电荷，如此会使得 该过度擦除存储单元转变为空乏模式晶体管，而无法在对控制栅极施加 正常操作电压时被关闭，也因此可成造成在该源极区域、该沟道区域、 以及该漏极区域至该位线间产生漏电流的情形。由于多级存储单元的该 漏极区域是通常地连接至一共同位线，在相同位在线一位被选择的存储 单元可能会具有过多的漏电流，造成在该后续的编程和读取操作中有错 误编程或读取的情形。因此，有着控制该阈值电压分布以避免过度擦除， 且提供后续编程和读取操作上更稳定的需求。
然而，对于该控制栅极施加该固定电压可能造成难以控制该阈值电 压分布的情形。举例来说，当该编程操作开始时，在该氮化物层提高了 一相对高的电压可能会吸引电子进入该氮化物层中。随着在该氮化物层 中电子的累积，在氮化物层中的电压下降。因为施加在该控制栅极的该 电压是维持为正电压及固定，而在该氮化物层及该源极区域间下降的电 压可能会减缓该电子的注入。这样下来，该较慢的注入速率造成该存储
8装置花一更长的时间来编程，而这些都造成一较广的阈值电压分布。
在该编程操作中，不同于对该控制栅极施加固定操作电压，采用先 施加一固定正电压一段时间后接着重复地施加另一较低或负固定电压另 一段时间，可以提供一较窄的阈值电压分布，也因此避免存储单元被过 度编程。图5是绘示依据本发明的一实施例，在一编程操作中一存储装
置的剖面图。参照图5， 一正电压518 (例如在8V至12V之间)及一 较低或负电压(例如在-2V至2V之间)可替代地且周期地施加于该控 制栅极516。
在一例示实施例中，依据图6A所示的时序图施加在该存储单元的该 电压。举例来说，编程一单一位存储单元的例子中，施加在该控制栅极516 的一固定电压618—段时间602，的范围像是在8V至12V之间。同时地， 施加在该漏极区域506的另一固定电压622的范围像是在5V至7V之间， 同时将该源极区域504接地。在另一编程一个二位存储单元的例子中， 该漏极区域506及该源极区域504可同时在一固定电压(例如在5V至 7V之间)被活化。
依据上述该编程流程，由于在该沟道区域508中该撞击离子化会产 生一些电子-空穴对。由于在该氮化物层512及该漏极区域506间的电压 差，电子流通过该沟道区域508并注入进入该氮化物层512。如前所述， 若维持在该控制栅极516的该固定电压，这很可能减缓该电子注入速率 及造成一较宽的阈值电压分布，这样会使得该最快的存储单元变成过度 编程。因此，在一实施例中，借着停止施加该电压618以及开始施加一 电压620 —段时间604至该控制栅极516 (例如在-2V至2V间之一电 压)，在该最快的存储单元过度编程之前中断该编程操作。该电压620是 低于施加于该漏极区域506的该电压622。因为施加在该控制栅极516的 该电压620是低于施加于该漏极区域的该电压622，空穴会被吸引至该氮 化物层512，然后可以补偿先前在那边被捕捉的-一些电子。接着，因为电 荷移除，该阈值电压再次提高至一所需的状态。最后造成电子注入的速 率提升及该最快的存储单元不会被过度编程。
在空穴补偿被捕捉在该浮动栅极的电子后，再次对该控制栅极516 施加该电压618来重启该编程操作。该电压618及该电压620可继续施加在该控制栅极516重复一个循环，这样可以使该阈值电压分布变窄并 且避免存储单元的过度编程。在一较佳的实施例中，对于编程所施加的
该电压618以及对于补偿所施加的该电压620可为介于1毫秒至1微秒 之间的相同时间。在一替代实施例中，编程和补偿的时间可以不同。
图6B是绘示依据本发明示范的编程技术的一实验阈值电压分布图。 在本示范的实施例中借着对该控制栅极516施加一大约10V的电压编程 --段时间，随即中断该编程后，对该控制栅极施加一大约0V来补偿，并 维持该漏极区域506及该源极区域504在大约5.5V,以达到该较窄的阈 值电压分布。在本实施例中，假设施加在该控制栅极516的电压、该漏 极区域506及该源极区域504的电压是同时间施加。
在该擦除操作过程中，对于该控制栅极施加一固定负电压，该空穴 会被捕捉至该氮化物层，这样会降低该氮化物层及该源极区域间的电压 绝对值。也导致空穴注入速率变慢。因为在整个擦除操作过程中该控制 栅极维持在一固定负电压，该氮化物层及该源极区域间电压的降低会造 成一较缓的空穴移动至该氮化物层。此现象会造成该阈值电压分布的变见。
在一相似的情况下，先施加一固定负电压一段时间后接着重复地施 加另一固定电压另一段时间，而该另一固定电压之绝对值是小于施加在 该漏极和该源极的该电压，可提供一擦除机制，也因此避免存储单元被
过度擦除。回去参考图5，该控制栅极可替代地且周期地被耦接至一负电 压718 (例如在-12V至-8V之间，未示)以及另一电压720 (例如在 -2V至2V之间的电压，未示)。
在一擦除操作实施例中，依据图7A所示的时序图施加在一存储单元 的该电压，并再次参照图5。在本实施例中，施加在该控制栅极516的一 固定负电压718的范围像是在-12V至-8V之间一段时间702。同时地， 施加在该漏极区域506的另一固定电压的范围像是在5V至7V之间，同 时将该源极区域504接地，若擦除一单一位存储单元。在另一实施例中， 该漏极区域506及该源极区域504系耦接至一介于5V至7V间的固定电 压。
依据上述该擦除流程，由于在该氮化物层512及该漏极区域506间的电压差绝对值，空穴被吸引至该氮化物层512。如前所述，若维持在该 控制栅极516的该固定电压，这样会使得该最快的存储单元变成过度擦
除。该过度擦除存储单元在它们的氮化物层512可能会具有非常低或甚
至是正电压，并且可能会永远变成空乏晶体管，并造成错误读取操作。 也因此，可以使用在该最快的存储单元的阈值电压下降和变为负电压之 前中断该擦除操作的方法。在一示范的实施例中类似本发明中编程的技
术，先暂时地停止该擦除电压718并施加另一电压720至该控制栅极516 一段时间704。在本实施例中，该电压720的(例如约在-2V至2V间 的电压)绝对值是小于施加在该漏极区域506的该电压722。因为施加在 该控制栅极516的该电压比施加在漏极区域的该电压来的高，电子会注 射进入该氮化物层512并结合先前被捕捉在那边的空穴。由于该电荷注 入可回复一所需的阈值电压。也因此该最快的存储单元不会被过度擦除。
在电子结合被吸引在该氮化物层的空穴后，再次对该控制栅极516 施加该电压718来重启该擦除操作。该电压718及该电压720可继续施 加在该控制栅极516重复一个循环，这样可以使在该氮化物层512的该 阈值电压不会下降至零并且避免漏电流流至该位线。在一较佳的实施例 中，对于擦除所施加的该电压718以及对于回复所施加的该电压720可 为介于1毫秒至1微秒之间的相同时间。在一替代实施例中，擦除和回 复的时间可以不同。
图7B是绘示依据本发明示范的擦除技术的一实验阈值电压分布图。 在一较佳实施例中，借着对该控制栅极516施加一大约-10V的电压擦除 一段时间，随即中断该擦除后，对该控制栅极施加一大约0V来回复，并 维持该漏极区域506及该源极区域504在大约5.5V。在本实施例中，假 设施加在该控制栅极516的电压、该漏极区域506及该源极区域504的 电压是同时间施加。
熟习本项技艺之人士可依据本发明所述的实例在不脱离本发明精神 和范围的所做的各种改变。因此，本说明书和图式应视为本发明原则的 说明非做为限制之用，更涵盖在本发明精神和范围中的各种修饰，本发 明被定义于权利要求书所限定的范围。
li
权利要求
1、一种执行一存储器的操作的方法，该存储单元包含一第一极性区及一第二极性区，一导电栅极形成于该第一极性区及该第二极性区上，其特征在于，该方法包含对该导电栅极于一第一段时间内施加一第一电压，接着重复地对该导电栅极于一第二段时间内施加一第二电压，其中该第一电压值不同于该第二电压值；对该第一极性区施加一第三电压；以及对该第二极性区施加一第四电压。
2、 根据权利要求1所述的方法，其特征在于，其中该第一段时间及 该第二段时间至少一者是介于1毫秒至1微秒之间。
3、 根据权利要求1所述的方法，其特征在于，施加于该导电栅极的 该第一电压是介于8V至12V之间，或介于-12V至-8V之间。
4、 根据权利要求1所述的方法，其特征在于，其中施加于该导电栅 极的该第二电压是介于-2V至2V之间。
5、 根据权利要求1所述的方法，其特征在于，其中该第三电压及该 第四电压至少一者是接地电位或浮动，或是介于5V至7V之间。
6、 一种执行一存储器的操作的方法，该存储单元包含一第一极性区 及一第二极性区， 一导电栅极形成于该第一极性区及该第二极性区上， 其特征在于，该方法包含对该导电栅极于一第一段时间内施加一第一电压，接着重复地对该 导电栅极于一第二段时间内施加一第二电压，其中该第一电压值不同于 该第二电压值。
7、 根据权利要求6所述的方法，其特征在于，进一步包含对该第-一 极性区施加一第三电压，或对该第二极性区施加一第四电压。
8、 根据权利要求7所述的方法，其特征在于，其中该第三电压及该 第四电压之一是接地电位或浮动，或是介于5V至7V之间。
9、 根据权利要求6所述的方法，其特征在于，其中该第一段时间及 该第二段时间至少一者是介于1毫秒至1微秒之间。
10、 根据权利要求6所述的方法，其特征在于，施加于该导电栅极的该第一电压是介于8V至12V之间，或是介于-12V至-8V之间。
11、 根据权利要求6所述的方法，其特征在于，其中施加于该导电 栅极的该第二电压是介于-2V至2V之间。
全文摘要
本发明公开了一种执行存储器的操作的方法。该存储单元包含一衬底，一第一极性区及一第二极性区。该第一极性区及该第二极性区形成在具有一沟道区域的衬底上。一介电层形成于该沟道区域上，以及一导电栅极形成于该介电层上。该方法包含对该导电栅极于一第一段时间内施加一第一电压，接着重复地对该导电栅极于一第二段时间内施加一第二电压。该第一电压值不同于该第二电压值。分别地对该第一极性区施加一第三电压，以及对该第二极性区施加一第四电压。
文档编号G11C16/02GK101447228SQ20081018218
公开日2009年6月3日 申请日期2008年11月24日 优先权日2007年11月26日
发明者郭明昌 申请人:旺宏电子股份有限公司