非易失性存储器件的页缓冲器和编程方法

专利名称：非易失性存储器件的页缓冲器和编程方法
技术领域：
本发明涉及具有改进结构的非易失性存储器件的页緩冲器和非易失 性存储器件的编程方法。
背景技术：
近年来，对于非易失性存储器件已经有越来越多的需求，非易失性存 储器件能够被编程和电擦除，并且无需以特定间隔重写数据的刷新功能。 为了增强存储器件的集成水平，在一个单元中存储多位数据。
非易失性存储器件通常包括存储单元阵列和页緩冲器，在存储单元阵 列中，其中存储有数据的单元以矩阵形式排列，而页緩冲器用于将存储器 写入到存储单元阵列的特定单元中并且读取特定单元中存储的存储器。页 緩冲器包括位线对，连接到特定存储单元；寄存器，用于暂时存储待写 入到单元阵列中的数据或者暂时存储从存储单元阵列读取的特定单元的 数据；感测节点，用于感测特定位线或者寄存器的电压电平；以及位线选 择单元，用于控制特定位线是否连接到感测节点。
在典型的页緩冲器结构中,随着制作工艺的线宽减少以及集成水平提 高，位线之间的电容增加并且每个位线上的负载也增加。为了解决这些问 题，需要通过改进存储单元阵列和页緩冲器的结构来提供一种能够减小位 线上的负载的非易失性存储器件。
改进的页緩冲器包括分别负责上存储单元和下存储单元的两个寄存 器。因此，利用仅一个寄存器来执行特定单元的多级单元编程(multi-level
6cell program )。然而，仅一个寄存器可能易受多级单元编程影响。因而, 需要提供一种利用仅一个寄存器来实现多级单元编程的编程方法。

发明内容
本发明涉及一种包括页緩冲器和两个寄存器的非易失性存储器件。页 緩冲器设置于存储单元的中央部分，一个寄存器负责上存储单元而另一寄 存器负责下存储单元。
本发明还涉及一种非易失性存储器件的编程方法。
本发明还涉及一种非易失性存储器件的多级单元编程方法。
根据本发明一个方面的一种页緩冲器包括第一寄存器、第二寄存器以 及数据I/O单元。第一寄存器暂时存储待编程到第一存储单元块组中包括 的单元中的数据，或者读取和存储对应存储单元的数据。第二寄存器暂时 存储待编程到第二存储单元块组中包括的单元中的数据，或者读取和存储 对应存储单元的数据。数据I/O单元将特定数据输入到第一寄存器和第二 寄存器，或者输出第一寄存器和第二寄存器中存储的数据。
根据本发明 一个方面的 一种非易失性存储器件的编程方法包括提供 页緩冲器，该页緩冲器包括连接到第一存储单元块组的第 一寄存器和连接 到第二存储单元块组的第二寄存器。将待存储于第 一存储单元块组中的数 据存储于第二寄存器中。将存储于第二寄存器中的数据发送到第一寄存 器。将待存储于第二存储单元块组中的数据存储于第二寄存器中。根据每 个寄存器中存储的数据，对第一存储单元块组中包括的单元或者第二存储 单元块组中包括的单元进行编程。
根据本发明另一方面的一种非易失性存储器件的编程方法包括提供 页緩冲器，该页緩冲器包括连接到第一存储单元块组的第一寄存器和连接 到第二存储单元块组的第二寄存器。完成每个存储单元的最低有效位 (LSB)编程。在第一寄存器的数据锁存单元的第一节点中设置最高有效 位(MSB)数据。以第一验汪电压或者更高电压执行MSB编程。当以第 二验证电压或者更高电压执行MSB编程时，在第一节点中设置第一数据。 以与第一数据的电平相反的电平在第一节点中设置第二数据。当以第三验 证电压或者更高电压执行MSB编程时，在第一节点中设置第一数据。根 据在第一节点中设置的数据来重复MSB编程。


图l是典型的非易失性存储器件的框图2是图示了根据本发明实施例的非易失性存储器件的存储单元块 与页緩冲单元之间的连接关系的视图3是根据本发明实施例的页緩冲器的电路图4A示出了图示根据本发明实施例的数据输出过程的波形；
图4B示出了图示根据本发明实施例的数据输入过程的波形；
图5示出了根据本发明实施例的用于图示多级单元编程顺序的单元 阈值电压分布；
图6是图示了根据本发明实施例的多级单元编程方法的流程图7A示出了当第一寄存器的第一节点中设置的数据处于高电平时验 证操作的波形；以及
图7B示出了当第一寄存器的第一节点中设置的数据处于低电平时验 证^Mt的波形。
具体实施例方式
将参照附图来描述根据本发明的具体实施例。然而，本发明不限于所 公开的实施例，而是可以以各种配置来实施。提供这些实施例是为了使本 发明的公开完整，并且使本领域普通技术人员能够理解本发明。本发明由 权利要求的范围来限定。
图l是典型的非易失性存储器件的框图。
非易失性存储器件100包括输入緩冲器110、控制逻辑电路120、高 电压生成器130、 X解码器140、 Y解码器150、包括多个存储块的平面 170以及用于暂时存储待输入到存储块中的数据的页緩冲单元174。
输入緩冲器110接收外部地址信号ADD或者命令信号(CMD1、 CMD2或者CMD3 ),并且将接收到的信号输出到控制逻辑电路120。
控制逻辑电路120响应于芯片使能信号CEb以及控制信号REb、 Web、 ALE和CLE来接收命令信号(CMD1、 CMD2或者CMD3 )或者 外部地址信号ADD,并且响应于所述信号来生成编程命令PGM、读取命 令READ或者擦*令ERS。当在生成特定命令之后接收到包括确认码的命令信号时，控制逻辑电路120在预定时间段输出就绪/忙杠信号 (ready/busy bar signal) R/Bb。
高电压生成器130响应于编程命令PGM、读取命令READ或者擦除 命令ERS来生成偏置电压VD、 VS以及VW1-VWK (其中K为整数)。
X解码器140基于行地址信号RADD来选择平面170中包括的存储 单元块MBl-MBn之一，并且将偏置电压VD、 VS以及VW1-VWK供应 到所选存储单元块。X解码器140对行地址信号RADD进行解码、生成 行解码信号，并且基于行解码信号来选择存储单元块MBl-MBn之一。
Y解码器150对列地址信号CADD进行解码，生成列解码信号 CDEC，并且将列解码信号CDEC输出到页緩冲单元174。
页緩冲单元174暂时存储待编程到存储块中的数据，或者读取并暂时 存储存储块中存储的数据。具体而言，页緩冲单元锁存从对应数据I/O电 路160接收的输入数据Dil-DiM (其中M为整数)之一，响应于列解码 信号CDEC来选择对应平面的部分或者全部位线(未示出)，并且锁存从 所选位线接收的输出数据Dol-DoM (其中M为整数)之一。虽然在附图 中图示了仅一个平面，但是本领域普通技术人员将理解，具有同一形状的 多个平面并联连接的多平面型构造也是可能的。
数据I/O电路160将外部输入数据Dil-DiM传送到每个页緩冲单元， 或者连续地输出从页緩冲单元接收的输出数据Dol-DoM。
典型的非易失性存储器件具有基于页緩冲单元仅在一个方向上连接 存储单元块的结构。因此，随着制作工艺的线宽减小并且集成水平提供， 在页緩冲单元与存储单元之间连接的每个位线上的负栽也增加。
为了解决这一问题，本发明提出这样的结构，在该结构中页緩冲器设 置于存储单元阵列的中央，而存储单元爽基于页緩冲器在两个方向上被连接。
图2是图示了根据本发明实施例的非易失性存储器件的存储单元块 与页緩冲单元之间的连接关系的视图。
非易失性存储器件200包括页緩冲单元230，包括多个页緩冲器和 位线选择单元；第一存储单元块组210，包括在页緩冲单元的上侧设置的 存储单元块；以及第二存储单元块组220，包括在页緩冲单元的下侧设置 的存储单元块。第一存储单元块组210包括在页緩冲单元230的上侧设置的多个存储 单元块MB1至MBi。这些存储单元块和页緩冲器分别通过上位线BLeTl、 BLoTl.....BLeTn、 BLoTn来连接。
第二存储单元块组220包括在页緩冲单元230的下侧设置的多个存储 单元块MBi+l至MBi+j。这些存储单元块和页緩冲器分别通过下位线 BLeBl、 BLoBl、…、BLeBn、 BLoBn来连接。
属于第一存储单元块组的存储单元块的数目可以与属于第二存储单 元块组的存储单元块的数目相同。也就是说，i叫的条件成立。
页緩冲单元230包括多个页緩冲器(第一至第n页緩冲器)、上位线 选捧单元(第一至第n上位线选择单元)以及下位线选择单元(第一至第 n下位线选择单元)。上位线选择单元连接第一存储单元块组中包括的特 定单元的位线和页緩冲器。下位线选择单元连接第二存储单元块组中包括 的特定单元的位线和页緩冲器。
如上所述，页緩冲器设置于非易失性存储器件200的中央，而存储单 元爽基于页緩冲器在两个方向上被连接。
为了采用上述构造，本发明的页緩冲器不同于现有技术的页緩冲器，
如下所述o
图3是根据本发明实施例的页緩冲器的电路图。
页緩冲器300包括第一寄存器310、第二寄存器350、数据I/0单元 340以及寄存器间数据传送单元330。第一寄存器310暂时存储待编程到 连接至上位线选择单元的存储单元中的数据，或者存储对应存储单元中存 储的数据。第二寄存器350暂时存储待编程到连接至下位线选择单元的存 储单元中的数据，或者读取和存储对应存储单元中存储的数据。数据1/0 单元340通过第一寄存器和第二寄存器来接收将存储于每个存储单元中 的数据，并且输出通过第一寄存器310和第二寄存器350所读取的存储单 元的数据。寄存器间数据传送单元330将第二寄存器350中存储的数据发 送到第一寄存器310。
除了各种控制信号之外，第一寄存器310和第二寄存器350具有相同 的构造。第一寄存器310连接到第一存储单元块组中包括的单元，而第二 寄存器350连接到第二存储单元块组中包括的单元。
第一寄存器310包括位线感测单元314、第二节点预充电单元312、 数据锁存单元318、数据传送单元316、数据设置单元320以及感测节点感测单元322。位线感测单元310在读取/^￡操作中有选择地连接位线和 感测节点SO，并且感测特定单元中存储的数据。感测节点预充电单元312 将具有高电平的电源电压施加到感测节点SO。数据锁存单元318暂时存 储将编程到特定单元中的数据，或者暂时存储从特定单元中读取的数据。 数据传送单元316将数据锁存单元中存储的数据施加到感测节点SO。数 据设置单元320输入待存储于数据锁存单元318中的数据。感测节点感测 单元322根据感测节点SO的电平，将地电压施加到数据锁存单元318的 特定节点。
位线感测单元314响应于位线感测信号PBSENSE—R,有选择地连接 上位线选择单元和感测节点SO。位线感测单元314包"在上位线选择单 元与感测节点SO之间连接的NMOS晶体管N314。随后描述位线感测单 元314的特定^Mt。
感测节点预充电单元312响应于预充电信号PRECHb_R，将高电平 电压VDD施加到感测节点SO。感测节点预充电单元312包括在电源电 压端子VDD与感测节点SO之间连接的PMOS晶体管P312。随后描述 感测节点预充电单元312的特定操作。
数据锁存单元318暂时存储待编程到特定单元中的数据，或者暂时存 储从特定单元中读取的数据。第一反相器INV318的输出端子连接到第二 反相器INV319的输入端子，而第二反相器INV319的输出端子连接到第 一反相器INV318的输入端子。
第一反相器INV318的输出端子与第二反相器INV319的输入端子连 接处的节点称为第一节点QR。第二反相器INV319的输出端子与第一反 相器INV318的输入端子连接处的节点称为第二节点QR一N。
当高电平数据施加到第一节点QR时，数据由第二反相器反相，使得 低电平数据施加到第二节点QR一N。低电平数据然后由第一反相器反相。 由此，产生向第一节点QR施加的高电平数据保持原样的数据保持效应。 对照而言，当低电平数据施加到第一节点QR时，数据由第二反相器反相， 使得高电平数据施加到第二节点QR一N。高电平数据然后由第一反相器反 相，使得产生向第一节点QR施加"低电平数据保持原样的数据保持效 应。
数据传送单元316有选择地将数据锁存单元318的第一节点QR或者 第二节点QR一N中存储的数据施加到感测节点SO。数据传送单元316包
ii括用于有选择地连接第一节点QR和感测节点SO的第一传送晶体管 N317以及用于有选择地连接第二节点QR_N和感测节点SO的第二传送 晶体管N316。
第一传送晶体管N317响应于第一数据发送信号TRAN—R而将第一 节点QR中存储的数据发送到感测节点SO。第二传送晶体管N316响应 于第二数据发送信号TRAN一N一R而将第二节点QR_N中存储的数据发送 到感测节点SO。
因此，为了将第一节点中存储的数据发送到感测节点，施加具有高电 平的第一数据发送信号。类似地，为了将第二节点中存储的数据发送到感 测节点，施加具有高电平的第二数据发送信号。
数据设置单元320包括第一数据设置晶体管N321，用于将地电压 施加到数据锁存单元318的第一节点QR;以及第二数据设置晶体管 N320，用于将地电压施加到数据锁存单元318的第二节点QR—N。
第一数据设置晶体管N321连接于感测节点感测单元322与第一节点 之间。第一数据设置晶体管N321响应于第一数据设置信号RESET_R， 将从感测节点感测单元322发送的地电压施加到第一节点。
第二数据设置晶体管N320连接于感测节点感测单元322与第二节点 之间。第二数据设置晶体管N320响应于第二数据设置信号SET一R，将从 感测节点感测单元322发送的地电压施加到第二节点。
感测节点感测单元322根据感测节点的电压电平，将地电压施加到数 据设置单元320。感测节点感测单元322包括在数据设置单元320与接地 端子之间连接的NMOS晶体管N322。
地电压才艮据感测节点的电压电平而施加到数据i殳置单元。当感测节点 的电压电平为高电平时，感测节点感测单元322将地电压施加到数据设置 单元。如果施加了具有高电平的第一数据设置信号RESET一R，则地电压 被施加到第一节点QR。因此，低电平数据被施加到第一节点。然而，如 果施加了具有高电平的第二数据设置信号SET一R，则地电压被施加到第 二节点QR一N。因此，高电平数据被施加到第一节点。
第二寄存器350包括位线感测单元354、感测节点预充电单元352、 数据锁存单元358、数据传送单元356、数据设置单元360以及感测节点 感测单元362。位线感测单元354在读取/!HiE操作中有选择地连M线和 感测节点SO，并且感测特定单元中存储的数据。感测节点预充电单元352将具有高电平的电源电压施加到感测节点。数据锁存单元358暂时存储待 编程到特定单元中的数据，或者暂时存储从特定单元中读取的数据。数据 传送单元356将数据锁存单元358中存储的数据施加到感测节点SO。数 据设置单元360输入待存储于数据锁存单元358中的数据。感测节点感测 单元362根据感测节点SO的电平，将地电压施加到数据锁存单元358的 特定节点。
位线感测单元354响应于位线感测信号PBSENSE—L,有选择地连接 下位线选择单元和感测节点SO。位线感测单元354包"在下位线选择单 元与感测节点SO之间连接的NMOS晶体管N354。随后描述位线感测单 元354的特定操作。
感测节点预充电单元352响应于预充电信号PRECHb一L，将高电平 电压VDD施加到感测节点SO。感测节点预充电单元352包括在电源电 压端子VDD与感测节点SO之间连接的PMOS晶体管P352。随后描述 感测节点预充电单元352的特定IMt。
数据锁存单元358暂时存储待编程到特定单元中的数据，或者存储从 特定单元中读取的数据。第一^^目器INV358的输出端子连接到第二反相 器INV359的输入端子，而第二反相器INV359的输出端子连接到第一反 相器INV358的输入端子。
第一反相器INV358的输出端子与第二反相器INV359的输入端子连 接处的节点称为第一节点QL，而第二>^相器INV359的输出端子与第一 反相器INV358的输入端子连接处的节点称为第二节点QL—N。
当高电平数据施加到第一节点QL时，对应数据由第二反相器及j目， 使得低电平数据施加到第二节点QL一N。低电平数据然后由第一反相器再 次反相，使得造成向第一节点QL施；的高电平数据保持原样的数据保持 效应。对照而言，当低电平数据施加到第一节点QL时，对应数据由于第 二反相器反相，使得高电平数据施加到第二节点QIJV。高电平数据然后 由第一反相器反相，使得造成向第一节点QL施加的 氐电平数据保持原样 的数据保持效应。
数据传送单元356有选择地将数据锁存单元358的第 一节点QL或者 第二节点QL一N中存储的数据施加到感测节点SO。数据传送单元356包 括第一传送:晶体管N357,用于有选择地连接第一节点QL和感测节点 SO;以及第二传送晶体管N356,用于有选择地连接第二节点QL—N和感测节点so。
第一传送晶体管N357响应于第一数据发送信号TRAN_L而将笫一 节点中存储的数据发送到感测节点。第二传送晶体管N356 ^应于第二数 据发送信号TRAN一N一L而将第二节点中存储的数据发送到感测节点。
因此，为了将第一节点中存储的数据发送到感测节点，施加具有高电 平的第一数据发送信号。类似地，为了将第二节点中存储的数据发送到感 测节点，施加具有高电平的第二数据发送信号。
数据设置单元360包括第一数据设置晶体管N361，用于将地电压施 加到数据锁存单元358的第一节点QL;以及第二数据设置晶体管N360, 用于将地电压施加到数据锁存单元358的第二节点QL—N。
第一数据设置晶体管N361连接于感测节点感测单元362与第一节点 之间。第一数据设置晶体管N361响应于第一数据设置信号RESET_L， 将从感测节点感测单元362发送的地电压施加到第一节点。
第二数据设置晶体管N360连接于感测节点感测单元362与第二节点 之间。第二数据设置晶体管N360响应于第二数据设置信号SET一L，将从 感测节点感测单元362发送的地电压施加到第二节点。
感测节点感测单元362根据感测节点的电压电平，将地电压施加到数 据设置单元360。感测节点感测单元362包括在数据设置单元360与接地 端子之间连接的NMOS晶体管N362。
因此，地电压根据感测节点的电压电平而被施加到数据设置单元 360。当感测节点SO的电压电平处于高电平时，感测节点感测单元362 将地电压施加到数据设置单元360。如果施加了具有高电平的第一数据设 置信号RESET_L,则地电压被施加到第一节点QL。因此，低电平数据 被施加到第一f点。然而，如果施加了具有高电平的第二数据设置信号 SET一L，则地电压被施加到第二节点QL一N。因此，高电平数据被施加到 第一>点。
数据I/O单元340将特定数据输入到第一和第二寄存器，或者输出第 一和第二寄存器中存储的数据。
数据I/O单元340包括数据输出单元342、数据输入单元346以及数 据1/0控制单元349。
数据I/O控制单元349包括NMOS晶体管N349,所述NMOS晶体
14管N349用于响应于I/O控制信号YADRV而连接I/O端子YA、数据输 出单元342以及数据输入单元346。
当输入具有高电平的I/O控制信号时，NMOS晶体管349导通以连 接I/O端子YA、数据输出单元342以及数据输入单元346。
数据输出单元342包括NMOS晶体管342，用于响应于第一数据输 出信号DATOUT一R而有选择地连接第一寄存器310的第一节点QR和 I/O端子YA;以及NMOS晶体管N344,用于响应于第二数据输出信号 DATOUT_L而有选择地连接第二寄存器350的第一节点QL和I/O端子。
下文结合波形来描述数据输出过程。
图4A示出了图示根据本发明实施例的数据输出过程的波形。
在数据输出时，在施加具有高电平的I/O控制信号YADRV的状态下 施加第 一数据输出信号DATOUT—R或者第二数据输出信号DATOUT一L。
当施加具有高电平的第一数据输出信号DATOUT一R时，第一寄存器 310的第一节点QR连接到I/O端子，使得第一节点QR中存储的数据被 输出。当施加具有高电平的第二数据输出信号DATOUT一L时，第二寄存 器350的第一节点QL连接到I/O端子，使得第一节点QL中存储的数据 被输出。
数据输入单元346包括NMOS晶体管N348,用于响应于第一数据输 入信号DL而有选择地连接I/O端子YA和第二寄存器350的第一节点 QL;以及NMOS晶体管N346，用于响应于第二数据输入信号DL_N而 有选择地连接I/O端子和第二寄存器350的第二节点QL一N。
在数据输入时，地电压通常施加到I/O端子YA。如果在施加具有高 电平的I/0控制信号YADRV的状态下施加具有高电平的第一數据输入信 号DL,则地电压(即具有低电平的数据)被施加到第二寄存器350的第 一节点QL。如果在施加具有高电平的I/O控制信号YADRV的状态下施 加具有高电平的第二数据输入信号DL—N,则地电压(具有低电平的数据) 被施加到第二寄存器350的第二节点QI^N。因此，低电平数据根据第一 数据输入信号和第二数据输入信号的输入而被施加到第一节点或者第二 节点。
通过数据I/O单元340接收的数据存储于第二寄存器350中。通过将 接收的数据移动到第一寄存器310中的过程，数据由寄存器间数据传送单 元330输入到第一寄存器310。寄存器间数据传送单元330包括NMOS晶体管N322,其连接到接 地端子，并且响应于寄存器间数据发送信号DAT^TRAN而将地电压施加 到第一寄存器310的第一节点QR;以及NMOS晶体管N330，其根据第 二寄存器350的第二节点QL_N的电压电平而导通，并且连接于NMOS 晶体管N332与第一寄存器310的第一节点QR之间。
在具有高电平的寄存器间数据发送信号DATJTRAN被输入到寄存 器间数据传送单元330时，寄存器间数据传送单元330被操作。
如果低电平数据施加到第二寄存器的第一节点QL，则高电平数据施 加到第二节点QL_N,并且寄存器间数据传送单元330的NMOS晶体管 N330响应于所述高电平数据而导通。因此，地电压^L施加到第一寄存器 的第一节点QR。
如果高电平数据施加到第二寄存器的第一节点QL，则低电平数据施 加到第二节点QL一N，并且寄存器间数据传送单元330的NMOS晶体管 330响应于所述低;平数据而导通。因此，第一寄存器的第一节点QR中 存储的具有高电平的初始值保持原样。
下文结合波形来描述上述过程。
图4B示出了图示根据本发明实施例的lt据输入过程的波形。
首先通过第一寄存器310将待编程的数据输入到第二寄存器350。
在施加具有高电平的I/O控制信号YADRV的状态下施加第一lt据输 入信号DL或者第二数据输入信号DL_N。
通过这一过程将特定数据输入到第二寄存器350的第一节点QL。
第一寄存器310然后在数据从第二寄存器350发送到第一寄存器310 之前被重置。具体而言，通过经由感测节点预充电单元312将感测节点预 充电到高电平来导通感测节点感测单元322的NMOS晶体管N322.
如果施加了具有高电平的第二数据设置信号SET—R,则高电平数据 在第一节点QR中被重置。
第二寄存器350的第一节点QL中存储的数据然后枕t送到第一寄存 器310的第一节点QR。出于这一目的，施加具有高电平的寄存器间数据 发送信号DAT—TRAN。
如果低电平数据施加到第二寄存器350的第一节点QL，则高电平数 据施加到第二节点QL一N,并且寄存器间数据传送单元330的NMOS晶体管N330响应于所述高电平数据而导通。因此，地电压祐」逸加到第一寄 存器310的第一节点QR。
如果高电平数据施加到第二寄存器350的第一节点QL，则低电平数 据施加到第二节点QL—N，并且寄存器间数据传送单元330的NMOS晶 体管N330响应于所述7氐电平数据而截止。因此，在第一寄存器310的第 一节点QR中存储的具有高电平的初始值保持原样。
第二寄存器350中存储的数据通过这一过程被发送到第一寄存器
310。
然后通过第二寄存器350输入待编程的数据。
在施加具有高电平的I/O控制信号YADRV的状态下施加第一数据输 入信号DL或者第二数据输入信号DL_N。
特定数据通过这一过程而输入到第二寄存器350的第一节点QL。
根据本发明的实施例，为了将页緩冲器置于非易失性存储器件200 的中央，清楚地划分由第一寄存器310和第二寄存器350负责的存储单元 块。换句话说，第一寄存器310中存储的数据被编程到第一存储单元块组 210中，而第二寄存器350中存储的数据被编程到第二存储单元块组220 中。因此，与典型双寄存器结构的页緩冲器不同，利用仅一个寄存器来设 置待输入到特定单元的数据。然而，这一构造对于已经开始广泛使用的多 级单元编程而言是不够的。
在两位或者更多位数据被编程到一个单元中的多级单元非易失性存 储器件情况下，执行LSB编程和MSB编程。在执行MSB编程IMt之前， 执行通过读取LSB编程状态来确定状态的操作。因此，"fi4采用包括两 个数据锁存单元的构造。
然而，在本发明的实施例中，使用仅一个寄存器来实现这一作用。下 文描述一种使用仅一个寄存器来执行多级单元编程的方法。
图5示出了根据本发明实施例的用于图示多级单元编程顺序的单元 阈值电压分布。
本发明涉及两位多级单元编程。
第一状态①表示在LSB编程和MSB编程之前的状态。数据'll，依次 被输入到非易失性存储器件的页緩冲器。
第二状态②表示当仅执行MSB编程而不执行LSB编程时的分布。数据'10，依次被输入到非易失性存储器件的页緩冲器。
第三状态③表示当仅执行LSB编程而不执行MSB编程时的分布。数 据'01，依次被输入到非易失性存储器件的页緩冲器。
第四状态④表示当执行MSB编程和LSB编程时的分布。数据'00，依 次被输入到非易失性存储器件的页緩冲器。
下文描述多级单元编程方法的特定顺序。
下文描述的编程方法是对图3的第一寄存器310和第二寄存器350 的每个所执行的操作。也就是说，可以仅使用第一寄存器310或者第二寄 存器350来执行上述操作。下文参照第一寄存器310来描述上述操作。
图6是图示了根据本发明实施例的多级单元编程方法的流程图。
首先在步骤610中设置LSB数据。
换句话说，为了编程LSB(数据'OO，、 '10，)，低电平数据施加到数据 锁存单元318的第一节点QR。
然而，在LSB未被编程(数据'U，、 '01，)的情况下，高电平数据施 加到数据锁存单元318的第一节点QR。
将数据施加到第 一节点的方法与在先前的通过寄存器间数据传送单 元330的数据设置过程中描述的方法相同。
然后在步骤620中执行LSB编程。
通过利用感测节点预充电单元312而将感测节点SO预充电到高电 平。然后施加具有高电平的第一数据发送信号TRAN—R，使得在第一节 点QR中存储的数据施加到感测节点。为了编程LSB 数据'00，、 '10，)， 具有低电平的数据施加到感测节点，使得感测节点枕故电到低电平。然而， 在LSB未被编程(数据M)1，、 'll，)的情况下，具有高电平的数据施加到 感测节点，佳:得感测节点维持高电平。当编程电压施加到字线时，才艮据感 测节点的电压电平来确定是否执行编程。
在步骤630中，基于第二验证电压PV2来对LSB编程执行IHE操作。
通过利用感测节点预充电单元312而将感测节点SO和位线预充电到 高电平。
然后通过将第二验汪电压PV2施加到包括待發汪的单元的字线来验 证编程。如果*汪到对应单元已经以第二验证电压PV2或者更高电压被编程，则所述单元不导通，因为所述单元的阈值电压高于第二IHi电压
PV2。因此，不形成从位线连接到单元串的电流路径。因而，对应位线维
持高电平电压而不改变。
然而，如果!HiE到对应单元尚未以第二lHE电压PV2或者更高电压 被编程，则所述单元导通，因为所述单元的阈值电压低于aii电压PV2。 因此，形成从位线连接到单元串的电流路径。因而，对应位线枕故电到低 电平电压。
换句话说，如果对应单元已经以第二验证电压或者更高电压被编程， 则对应位线维持高电平电压，否则维持低电平电压。不是目标编程对象的 单元也维持低电平电压。位线的电压电平无改变地^L施加到感测节点SO。 感测节点感测单元322和数据设置单元320被操作成根据是否已经对单元 进行了编程来重置第一节点QR的数据。
当已经通过LSB编程操作对单元适当地进行了编程时，感测节点SO 的电压电平维持高电平。因此，具有高电平的电压电平被传送到感测节点 感测单元322，使得地电压被施加到数据设置单元320。施加具有高电平 的第二数据设置信号SET_R，使得高电平数据存储于第一节点QR中。 然而，当尽管有LSB编程操作但是单元尚未被编程时，感测节点SO的 电压电平已经转变成低电平，因此感测节点感测单元322不^LlM乍。因而， 起初已经存储的第一节点QR的数据保持原样。
在对其而言LSB是编程对象的单元的情况下，低电平数据存储于第 一节点QR中。在对其而言LSB是擦除对象的单元的情况下，高电平数 据存储于第一节点QR中。
因此，在单元是编程对象并且被适当地编程的情况下，第一节点QR 的数据改变成高电平数据。然而，在单元是编程对象但是未被编程的情况 下，第一节点RQ维持低电平数据而不改变。在已经是擦除对象的单元的 情况下，所述单元维持初始高电平数据而不改变。
当根据IHE操作，有尚未编程的单元时，再次执行编程操作。
无论特定单元是擦除对M是编程对象，重复上述编程和a^操作， 直至作为编程对象并且被完全编程的单元具有第一节点QR中存储的高 电平数据。
对于MSB编程，在步骤640中设置MSB数据。
换句话说，为了编程MSB (数据'01，、 M)O，)，低电平数据施加到数据锁存单元318的第一节点QR。具体而言，将高电平电压施加到预充电 单元以导通感测节点感测单元322的NMOS晶体管N322,并且施加具有 高电平的第一数据设置信号RESET一R。因此，低电平电压被施加到数据 锁存单元318的第一节点QR。
然而，在MSB未被编程(数据411，、 '10，)的情况下，高电平数据施 加到数据锁存单元318的第一节点QR。具体而言，将高电平电压施加到 预充电单元以导通感测节点感测单元322的NMOS晶体管N322，并JL^fe 加具有高电平的第二数据设置信号SET一R。因此，高电平电压被施加到 数据锁存单元318的第一节点QR。
然后在步骤650中执行MSB编程。
在通过利用感测节点预充电单元312将感测节点SO预充电到高电平 之后，施加具有高电平的第一数据发送信号TRAN一R。因此，在第一节 点QR中存储的数据被施加到感测节点。为了编程MSB(数据'01'、 '00，)， 低电平数据施加到感测节点，因此感测节点私故电到低电平。然而，在 MSB未被编程(数据411，、 '10，)的情况下，高电平lt据施加到感测节点， 因此感测节点维持高电平。当编程电压施加到字线时，才艮据感测节点的电 压电平来确定是否执行MSB编程。
在步骤660至6卯中，基于第一至第三验证电压PV1至PV3来执行 对MSB编程的miE操作。参考图7A和7B来详细描述所述^￡操作。
图7A示出了当第一节点QR中设置的数据处于高电平时B操作的 波形。图7B示出了当第一节点QR中设置的数据处于低电平时mit操作 的波形。
首先在步骤660中基于第一验证电压来执行对MSB编程的JiHt操作。
通过利用感测节点预充电单元312而将感测节点SO和位线预充电到 高电平(Tl时段)。
施加具有高电平的漏fc^择信号DSL和源极选择信号SSL以连##: 线和单元串，该单元串然后连接到公共源极线。施加具有第一电压电平 VI的位线感测信号PBSENSE一R以连接感测节点和位线。因此，如图7A 中所示，位线BL的电压逐渐;上升。
随后，停止感测节点的预充电操作，并且基于第一發汪电压、根据特 定单元是否已被编程来估计位线的电压电平(T2时段)。施加具有高电平的预充电信号PRECHb_R，并且施加第一發汪电压 信号PV1到所选字线。对未选字线施加通过l压(未示出)。
根据对应单元是否已被编程来改变位线的电压电平。在对应单元已被 编程的情况下(即，当阈值电压高于第一發汪电压时)，位线的电压电平 如在对LSB编程的mi操作中一样维持高电平。在对应单元尚未被编程 的情况下(即，当阈值电压低于第一g电压时)，位线的电压电平转变 成低电平。
在这一时段中，感测节点处于浮动状态。利用处于浮动状态的感测节 点，针对无需验汪的单元执行用于将感测节点的电压电平转变成低电平的 操作。也就是说，当已经将高电平数据施加到第一节点QR (即，作为擦 除对象单元或者编程对象单元并且已经验证为被编程的单元)时，无需另 外的lHE^Mt或者编程操作，因而，感测节点的电压电平转变成低电平。
将具有高电平的第二数据发送信号TRA1^N一R施加预定时间段。因 而，在第一节点QR中存储的数据^L^相并被A;到感测节点。在高电平 数据已经存储于第一节点中的情况下(在图7A的情况下)，感测节点转 变成低电平，如图7A中所示。
如上所述，在感测节点转变成低电平之后，在每个时段中执行mt， 但是感测节点的电压电平没有再次上升为高电平。因此，感测节点感测单 元322不工作，并且第一节点QR中存储的高电平数据保持原样。
因而，通过这一操作从m^象中排除无需mi的单元(擦除对象单 元)或者已经成功验证的单元。
感测基于第一验证电压的估计结果(T3时段)。
将具有第二电压电平V2的位线感测信号PBSENSE一R施加到位线感 测单元314。因此，在对应单元已经以第一!Hi电压或^「更高电压被编程 的情况下，位线的电压电平增加，并且NMOS晶体管N314不导通。因 此，感测节点的电压电平保持原样。
然而，在对应单元尚未以第一*汪电压或者更高电压被编程的情况 下，位线的电压电平降低，并且NMOS晶体管N314导通。因此，感测 节点的电压电平转变成低电平。
因而，根据特定单元是否已被编程来确定是否将操作感测节点感测单 元322。也就是说，仅当特定单元已被编程时，感测节点感测单元322才 操作，并且因此，地电压被传送到数据设置单元320。在这一时段中，施加具有高电平的第二数据设置信号SET—R。因此， 当特定单元已被编程时，地电压被施加到第二节点QR_N，而高电平数据 存储于第一节点QR中。
在图7A的情况下，高电平数据首先存储于第一节点QR中，并且当 在T2时段中施加第二数据发送信号TRAN一N一R时，感测节点转变成低 电平。在这一情况下，从lHit对象中排除了该阜元。因而，第一节点QR 的高电平数据保持原样。
在图7B的情况下，低电平数据首先存储于第一节点QR (编程对象) 中，并且根据对应单元是否已被编程来改变向第一节点QR施加的数据。 如果尽管有编程操作但是该单元尚未被编程(即，当阈值电压低于第一验 证电压时)，低电平数据在第一节点QR中保持原样。
然而，如果所述单元被成功地编程(也就^3兌，当阈值电压高于第一 B电压时)，高电平数据存储于第一节点QR中。
换句话说，在所述单元通过编程、以第一验证电压或者更高电压被编 程的情况下，在步骤662中在第一节点QR中存储和设置高电平数据。在 所述单元未通过编程、以第一JiHi电压或者更高电压被编程的情况下，在 第一节点QR中存储的数据保持原样。然后基于第二*汪电压来执行# 操作。
然后在步骤670中基于第二验证电压来执行对MSB编程的!HiE操作。
首先根据单元是否已被编程，基于笫二發逸电压PV2来估计位线的 电压电平(T4时段)。
对所选字线施加第二验证电压PV2，并且对未选字线施加通过电压 (未示出)。
根据对应单元是否被编程来改变位线的电压电平。当对应单元已被编 程时(即，当阈值电压高于第二IHE电压时)，位线的电压电平维持高电 平。当对应单元尚未被编程时(即，当阈值电压低于第二IHE电压时)， 位线的电压电平转变成低电平。
感测基于第二验证电压的估计结果(T5时段)。
对位线感测单元314施加具有第二电压电平V2的位线感测信号 PBSENSE R。当对应单元已经以第二*汪电压或者更高电压被编程时，
22位线的电压电平为高，并且NMOS晶体管N314不导通。因此，感测节 点的电压电平保持原样。
然而，当对应单元尚未以第二验汪电压或者更高电压被编程时，位线 的电压电平为低，并且NMOS晶体管N314导通。因此，感测节点的电 压电平转变成低电平。
因此，根据特定单元是否已被编程来确定是否将操作感测节点感测单 元322。也就是说，仅当特定单元已被编程时，感测节点感测单元322才 操作，并且将地电压传送到数据感测单元320。
在这一时段中，施加具有高电平的第一数据设置信号RESET—R。因 此，当特定单元已经被编程时，地电压被施加到第一节点QR，而 氐电平 数据存储于第一节点QR中。
在这一时段中，与先前时段T3不同，施加第一数据设置信号 RESET一R。这是本发明的重要特征，并且在下文具体地加以描述。
回到图5,通过LSB编程来形成第一状态'11，和第三状态'10，的分布。 如果对第一状态'11，和第三状态'10，执行MSB编程，则形成第二状态401， 和第四状态'OO'，造成共计四个状态。
第二状态由对第一状态的编程来产生，而第四状态由对第三状态的编 程来产生。
在为预备MSB编程而在第一节点QR中设置MSB数据的步骤(640 ) 中，无论待编程的目标状态是第二状态还是第四状态，都施加具有低电平 的相同数据。因此，如果在没有关于目标状态是第二状态还是第四状态的 信息时执行验证，则可能出现问题，因为在第四状态为目标的情况下miE 是当以第一验证电压PV1或者更高电压执行编程时完成的。换句话i兌， 有必要通过划分这两个状态来验证它们。
在现有技术中，在执行MSB编程操作之前，执行了通过读取LSB 编程状态来划分状态的操作。另夕卜，采取了一种利用两个数据锁存单元的 构造。然而，本发明提出一种利用仅一个数据锁存单元来划分状态的方法。
在完成LSB编程之后，第一状态和第三状态的分布保留。因此，为 了以第四状态进行编程，对应单元在MSB编程之前已经具有高于第二验 证电压的阈值电压。
也就是说，虽然低电平数据以同一方式施加到第一节点，但是当以第
23二状态执行编程时，对应单元可以分布于第一IHi电压与第二验伍电压之 间。然而，当以第四状态执行编程时，对应单元分布于第二發逸电压与第 三验证电压之间。因而，对应单元的阈值电压的分布有所不同。
在通过利用这一现象来执行基于第一發汪电压的IHE之后，执行基于 第二發汪电压的验证。换句话说，为了以第二状态执行编程，当以第一验
证电压或者更高电压执行编程时完成验证。在先前步骤660和662中，当 以第一*汪电压或者更高电压执行编程时，第一节点的数据被设置为高电 平。然而，这与当以第四状态执行编程时是相同的。因此，必须采取另外 的措施。
也就是说，已经以第二mit电压或者更高电压对将要以第四状态进行 编程的单元进行了编程。当作为基于第二验汪电压的發汪结果，阈值电压 高于第二验证电压时，所述单元被认为是将要以第四状态进行编程的单 元，并且第一节点的数据^L设置到与在步骤660、 662中的电平相反的电 平。
换句话说，在以第一*汪电压或者更高电压完成编程之后，通过基于
第二验证电压执行验证来将单元分类成将要以第二状态进行编程的单元 和将要以第四状态进行编程的单元。将要以第二状态进行编程的单元不再
需JH壬何编程。因此，在第一节点中存储的高电平数据保持原样。在将要 以第四状态进行编程的单元的情况下，单元的阈值电压需要增加到第三验 证电压或者更高电压。因此，在第一节点中存储的高电平数据转变成低电 平数据。
因而，如果通过基于第二a^电压的^操作IHE到所述单元已经以
第二IHE电压被编程，则施加第一数据信号RESE1^R作为高电平，使得 低电平数据设置于第一节点中。
如果验汪到所述单元尚未以第二^^E电压或者更高电压被编程，则感 测节点感测单元322不操作，并且因此第一节点中存储的数据保持原样。
回到图7B,确定所述单元已经以第二*汪电压被编程作为*汪结果 (即，将要以第四状态对单元进行编程的情况)。第一节点QR的数据被 设置为低电平数据。如果作为验汪结果，所述单元已经以第二m^电压或 者更低电压被编程(即，将要以第二状态对单元进行编程的情况)，则第 一节点QR的数据维持高电平。
换句话说，在所述单元通过编程、以第二验证电压或者更高电压被编程的情况下，在步骤672中在第一节点QR中存储和设置低电平数据。在 所述单元未通过编程、以第二验证电压或者更高电压被编程的情况下，在 第一节点QR中起初存储的数据保持原样。然后执行基于第三發汪电压的
在步骤680中执行基于第三!Hit电压的对MSB编程的a操作。
基于第三验证电压PV3、根据特定单元是否已被编程来估计位线的电 压电平(T6时段)。
出于这一目的，对所选字线施加第三验证电压PV3，并且对未选字线 施加通过电压(未示出)。基于第三验证电压、根据特定单元是否已被编 程来估计位线的电压电平。
根据对应单元是否已被编程来改变位线的电压电平。如果对应单元已 经被编程(即，当阈值电压高于第三mt电压时)，位线的电压电平维持 高电平。然而，如果对应单元尚未被编程(即，当阈值电压低于第三IHE 电压时)，位线的电压电平转变成低电平。
基于第三验证电压来感测估计结果(T7时段)。
对位线感测单元314施加具有第二电压电平V2的位线感测信号 PBSENSE_R。在对应单元已经以第三验汪电压或者更高电压被编程的情 况下，位咸的电压电平为高，并且因此NMOS晶体管N314不导通。因 此，感测节点的电压电平保持原样。
在对应单元尚未以第三验证电压或者更高电压被编程的情况下，位线 的电压电平为低，并且因此NMOS晶体管N314导通。因此，感测节点 的电压电平转变为低电平。
因而，根据特定单元是否已被编程来确定是否操作感测节点感测单元 322。也就是说，仅当特定单元被编程时，感测节点单元322才操作，并 且因此将地电压传送到数据设置单元320。
在这一时段中，施加具有高电平的第二数据设置信号SET一R。因此， 当特定单元已被编程时，地电压被施加到第二节点QR一N，并且高电平数 据存储于第一节点QR中。
回到图7B，作为在先前时段中的感测结果(即编程对象)，低电平数 据存储于第一节点QR中。才艮据对应单元是否已被编程来改变施加到第一 节点QR的数据。如果尽管有编程操作但是所述单元尚未被编程(即，当
25阈值电压低于第三IHL电压时)，低电平数据在第一节点QR中保持原样。
然而，如果单元已经成功地被编程(即，当阈值电压高于第三验汪电 压时)，则高电平数据存储于第一节点QR中。
换句话说，在所述单元已经通过编程、以第三發汪电压或者更高电压 被编程的情况下，在步骤682中在第 一节点QR中存储和设置高电平数据。 然而，在所述单元尚未通过编程、以第三验汪电压或者更高电压被编程的 情况下，在第一节点QR中最初存储的数据保持原样。
然后在步骤6卯中读取在第一节点QR中设置的数据以确定编程是否 已经完成。
作为依次执行先前步骤660至6卯的结果，当高电平数据设置于第一 节点中时，确定编程已经完成并且MSB编程结束。
然而，当有第一节点中设置了低电平数据的页緩冲器时，重复执行 MSB编程操作。
基于在每个页緩冲器的第一节点中存储的数据的电压电平来执行这 一操作。尽管在图3中未示出，但是这样的PMOS晶体管通常用于这一 操作，所述PMOS晶体管的栅极端子施加有第一节点的电压，源极端子 连接到电源电压。也就是说，根据第一节点的电压来确定对应晶体管是否 导通，并且根据上述确定结果来确定是否将电源电压施加到另一端子。因 此，基于确定结果来确定第一节点的电压电平。例如，当第一节点的电压 处于低电平时，对应晶体管导通且电源电压流过另一端子。当第一节点的 电压处于高电平时，对应晶体管截止且变成浮动状态。
换句话说，根据参照图5至图7描述的多级单元编程方法，利用仅一 个寄存器使多级单元编程方法成为可能。
因此，可以通过图3中所示的本发明的页緩冲器来充分地操作典型的 页緩冲器。
如上所述，根据本发明，页緩冲器被置于非易失性存储器件的中央部 分。因而，可以缩短在页緩冲器中的特定单元之间连接的位线的总长度。 因此，可以减小特定位线的负载并且可以减小瞬间峰电流。因而，可以减 少电压降现象并且可以节省工作电流消耗。
另外，利用仅一个寄存器即可实现多级单元编程。因而，可以利用具 有改进结构的页緩冲器来执行多级单元编程。本发明不限于所公开的实施例，而是可以以各种配置来实施。提供这 些实施例是为了使本发明的公开完整并且使本领域普通技术人员能够理 解本发明。本发明由权利要求的范围来限定。
权利要求
1. 一种页缓冲器，包括第一寄存器，用于暂时存储待编程到第一存储单元块组中包括的单元中的数据，以及读取和存储对应存储单元的数据；第二寄存器，用于暂时存储待编程到第二存储单元块组中包括的单元中的数据，以及读取和存储对应存储单元的数据；以及数据I/O单元，用于将数据输入到所述第一寄存器和所述第二寄存器，以及输出所述第一寄存器和所述第二寄存器中存储的数据。
2. 根据权利要求l所述的页緩冲器，其中所述第一存储单元块组的 存储单元块的数目与所述第二存储单元块组的存储单元块的数目相同。
3. 根据权利要求l所述的页緩冲器，其中所述第一寄存器包括第一位线感测单元，用于有选择地连接位线和感测节点，以及感测特 定单元中存储的数据；第 一感测节点预充电单元，用于将具有高电平的电源电压施加到所述 感测节点；第一数据锁存单元，用于暂时存储待编程到特定单元中的数据，以及 暂时存储从特定单元中读取的数据；第一数据传送单元，用于将所述第一数据锁存单元中存储的数据施加 到所述感测节点；第一数据设置单元，用于输入待存储于所述第一数据锁存单元中的数 据；以及第一感测节点感测单元，用于^IL据所述感测节点的电平，将地电压施 加到所述第 一数据锁存单元的特定节点。
4. 根据权利要求l所述的页緩冲器，其中所述第二寄存器包括第二位线感测单元，用于有选择地连接位线和感测节点，以及感测特 定单元中存储的数据；第二感测节点预充电单元，用于将具有高电平的电源电压施加到所述 感测节点；第二数据锁存单元，用于暂时存储待编程到特定单元中的数据，以及暂时存储从特定单元中读取的数据；第二数据传送单元，用于将所述第二数据锁存单元中存储的数据施加 到所述感测节点；第二数据设置单元，用于输入待存储于所述第二数据锁存单元中的数 据；以及第二感测节点感测单元，用于才艮据所述感测节点的电平，将地电压施 加到所述第二数据锁存单元的特定节点。
5. 根据权利要求l所述的页緩冲器，还包括寄存器间数据传送单 元，用于根据所述第二寄存器中存储的所述数据的电平，将地电压施加到 所述第一寄存器。
6. 根据权利要求5所述的页緩冲器，其中所述寄存器间数据传送单 元当所述第二寄存器中存储的所述数据处于低电平时维持所述第一寄存 器中存储的所述数据，并且当所述第二寄存器中存储的所述数据处于高电 平时将所述地电压施加到所述第一寄存器，使得低电平数据存储于所述第 一寄存器中。
7. —种非易失性存储器件的编程方法，所述方法包括提供页緩冲器，所述页緩冲器包括连接到第 一存储单元块组的第 一寄 存器和连接到第二存储单元块组的第二寄存器；在所述第二寄存器中存储第一数据；将所述第二寄存器中存储的所述数据发送到所述第 一寄存器；在所述第二寄存器中存储第二数据；以及根据每个寄存器中存储的数据，对所述第一存储单元块组中包括的单 元或者所述第二存储单元块组中包括的单元进行编程。
8. 根据权利要求7所述的编程方法，其中将数据发送到所述第一寄 存器包括在所述第一寄存器的数据锁存单元的第一节点中存储高电平数据；以及根据在第二寄存器的数据锁存单元的第一节点中存储的数据的电平， 设置所述第一寄存器的所述第一节点的数据。
9. 根据权利要求8所述的编程方法，其中设置所述数据包括当所述第一寄存器的所述第一节点中存储的数据处于高电平时，维持所述第二 寄存器的所述第一节点中存储的高电平数据。
10. 根据权利要求8所述的编程方法，其中设置所述数据包括当所 述第一寄存器的所述第一节点中存储的数据处于低电平时，将所述第二寄存器的所述第一节点中存储的高电平数据转变成低电平数据。
11. 一种非易失性存储器件的多级单元编程方法，所述方法包括提供页緩冲器，所述页緩冲器包括连接到第一存储单元块组的第一寄 存器和连接到第二存储单元块组的第二寄存器；完成每个存储单元的最低有效位编程；在所述第一寄存器的数据锁存单元的第一节点中设置最高有效位数据；执行最高有效位编程；当以第一發汪电压执行所述最高有效位编程时，在所述第一节点中设 置第一数据，其中以第一电压电平设置所述第一数据；当以第二验证电压执行所述最高有效位编程时，在所述第 一节点中设 置第二数据，其中以第二电压电平设置所述第二数据，所述第二电压电平 与所述第一电压电平相反；当以第三验证电压执行所述最高有效位编程时，在所述第 一节点中设 置所述第一数据；以及根据在所述第一节点中设置的所述lt据来重复所述最高有效位编程。
12. 根据权利要求11所述的多级单元编程方法，其中设置所述最高 有效位数据包括在编程对象的情况下在所述第一节点中设置所述第二数 据，以及在擦除对象的情况下在所述第 一节点中设置所述第 一数据。
13. 根据权利要求11所述的多级单元编程方法，其中在所述第一节 点中设置所述第一数据包括当以所述第一iHiE电压执行所述最高有效位编程时，将低电平电压施 加到数据设置单元;以及将具有高电平的第二数据设置信号施加到所述数据设置单元，使得高 电平电压被施加到所述第 一节点。
14. 根据权利要求11所述的多级单元编程方法，其中当以所述第二验证电压执行所述最高有效位编程时在所述第一节点中设置所述第二数据包括当以所述第二發汪电压执行所述最高有效位编程时，将低电平电压施 加到数据设置单元；以及将具有高电平的第 一数据设置信号施加到所述数据设置单元，使得低 电平电压^L施加到所述第 一节点。
15. 根据权利要求11所述的多级单元编程方法，其中当以所述第三 验证电压执行所述最高有效位编程时在所述第一节点中设置所述第一数 据包括当以所述第三验证电压执行所述最高有效位编程时，将低电平电压施 加到数据设置单元；以及将具有高电平的第二数据设置信号施加到所述数据设置单元，使得高 电平电压被施加到所述第 一节点。
16. 根据权利要求ll所述的多级单元编程方法，其中重复所述最高 有效位编程包括当在多个页緩冲器的第一节点中设置的数据为所述第一 数据时，停止所述最高有效位编程的重复。
全文摘要
本发明提供了一种页缓冲器，一种非易失性存储器件的编程方法以及一种非易失性存储器件的多级单元编程方法。页缓冲器包括第一寄存器、第二寄存器以及数据I/O单元。第一寄存器暂时存储待编程到第一存储单元块组中包括的单元中的数据，或者读取和存储对应存储单元的数据。第二寄存器暂时存储待编程到第二存储单元块组中包括的单元中的数据，或者读取和存储对应存储单元的数据。数据I/O单元将特定数据输入到第一寄存器和第二寄存器，或者输出第一寄存器和第二寄存器中存储的数据。
文档编号G11C16/06GK101471134SQ20081011104
公开日2009年7月1日 申请日期2008年6月10日 优先权日2007年12月24日
发明者朴世泉, 梁彰元, 王钟铉 申请人:海力士半导体有限公司