专利名称：串联式plc主机与扩充机的并列快速通信接口的利记博彩app
技术领域：
本发明涉及一种串联式PLC主机与扩充机的并列快速通信接口，特别涉及一种串联式连接的PLC主机与多个扩充机之间能够形成并列自动寻址以选择扩充机的数据读写通信、能够快速读写数据以缩短通信时间、以及能够根据功能需求随意增加扩充机且不限定扩充机排列顺序的PLC主机与扩充机的并列快速通信接口。
背景技术：
已知可编程逻辑控制器(PLC，Programmable Logic-Controller)都是通过其外部I/O端口连接外部装置或设备，配合可编程逻辑控制器的编辑程序执行外部运行控制。但是公知的PLC主机的外部I/O端口数量均为固定，若要连接更多的外部装置或设备进行控制，就必须通过扩充机连接，以扩充其数字或模拟I/O端口。
另外，公知的PLC主机与扩充机之间的通信连接，主要包括串联式串行通信连接架构及并联式并列通信连接架构两种架构方式，其中，串联式串行通信连接架构主要以串行总线方式将PLC主机与多个扩充机连接，因而，当PLC主机输出数据读写信号时，必须逐一由各扩充机内设的微处理器加工处理，判断是否为该数据读写信号所选择的扩充机，使得PLC主机与扩充机之间的数据通信通信时间过长。
另外，如图1、图2所示的并联式并列通信连接架构的组成架构与电路方框示意图，其架构主要包括固定式底座1及多个具有固定译码功能的连接单元11。连接单元11连接于固定式底座1设置的总线15(包括地址线，数据线及控制线)，PLC主机12及多个扩充机13，14以并联式并列配置形式通过连接单元11连接于固定式底座1。上述并联式并列通信连接架构，虽可利用连接单元11的固定式译码功能，使PLC主机12与固定顺序位置的扩充机13或14间的数据读写通信时间缩短，但是，该并联式并列的多个扩充机配置，因扩充机是配合固定式译码功能连接单元11以固定顺序位置配置的，使得扩充机排列顺序受到限制，无法随时按照使用需求或者选择位置而增加扩充机。即使在仅由PLC主机12加上一部或少数几部扩充机13时，仍需购买整个固定式底座1及其多个具有固定式译码功能的连接单元11作为连接桥梁，造成成本的浪费。
发明内容
本发明的主要目的，在于解决上述现有技术的缺陷。本发明利用PLC主机及扩充机设置的连接单元相互串联并连接其内建的地址线、数据线、控制线及寻址线，从而形成串联式并列通信连接，并利用扩充机内建的自动寻址分配功能，使扩充机通过内部译码选择以自动允许或禁止PLC主机读取或写入的数据，对于PLC主机与扩充机之间的读写数据通信，能改善其数据读写的通信时间，并可随意、无排列顺序限定地增加扩充机，以提供使用者更简便，低廉并且及通信读写速度快的实用通信接口。
为达上述的目的，本发明的串联式PLC主机与扩充机的并列快速通信接口，包括PLC主机，包含内建于PLC主机的共享总线，共享总线包括地址线、数据线、控制线以及输出寻址线；微处理器，与共享总线的地址线、数据线、控制线连接；以及起始地址输出电路，固定输出地址值为0或其它数值，并由输出寻址线传送至扩充机；连接单元，连接外部串联的扩充机；使能准位输出信号，以启动连接的扩充机；输入中断请求信号，以接收扩充机通知处理中断事件；至少一个扩充机，包含内建于扩充机的共享总线，共享总线包括地址线、数据线、控制线、输入及输出寻址线；
微处理器；存储单元，具有双连接端口，并分别连接微处理器的地址线、数据线、控制线及共享总线的地址线、数据线、控制线；以及使能准位输入信号，以连接PLC主机或上一相邻的扩充机的使能准位输出信号；使能准位输出信号，以传送至下一相邻的扩充机的致能准位输入信号；输出中断请求信号，以通知PLC主机处理中断事件；寻址与译码电路，连接上述输入寻址线，取得连接上一级输出寻址线的地址值与转换地址值通过输出寻址线传送至下一级，并且根据输入寻址线的地址值来译码选择PLC主机是否可连接到上述存储单元，以启动与数据线总线进行数据读写通信；设于扩充机外部的第一连接单元及第二连接单元，以与PLC主机或上一级扩充机连接以及串接下一级的另一扩充机；其中，PLC主机及至少一个扩充机通过外部设置的连接单元相互串接，并连接内建的共享总线之地址线、数据线、控制线、输入及输出寻址线，形成串联式并列通信连接，使得扩充机通过寻址与译码电路自动分配位置，通过上述输入寻址线接收的地址值，供扩充机的存储单元自动选择允许或禁止PLC主机发送或读取的数据。
图1是公知的并联式并列通信连接架构的组成架构示意图；图2是公知的并联式并列通信连接架构的电路方框示意图；图3是本发明一个实施例的组成架构示意图；图4是本发明一个实施例的电路方框示意图；图5是本发明一个实施例的PLC主机内部电路方框图；图6是本发明一个实施例的扩充机的内部电路方框图；图7是本发明一个实施例的寻址与译码电路的寻址电路示意图；图8是本发明一个实施例的寻址与译码电路的译码电路示意图。
附图中，主要组件符号列表如下现有技术的主要组件符号1-固定式底座 11-连接单元12-PLC主机 13、14-扩充机15-总线本发明的主要组件符号2-PLC主机3-扩充机21-连接单元 22、33-微处理器23-起始地址输出电路 31-第一连接单元32-第二连接单元 34-存储单元35-寻址与译码电路36-寻址电路37-译码电路 361-累加电路362-第一逻辑电路 363-第二逻辑电路371-比较电路 372-第三逻辑电路373-第四逻辑电路具体实施方式
为了使本领域技术人员进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，附图仅提供参考与说明用，并非用来限制本发明。
由图3至图8示出本发明的串联式PLC主机与扩充机的并列快速通信接口的组成架构及电路方框示意图。如图所示本发明的串联式PLC主机与扩充机的并列快速通信接口，包括有PLC主机2及至少一个与PLC主机2连接的扩充机3。PLC主机2外部设有与扩充机3连接的连接单元21，而扩充机3外部设有第一及第二连接单元31、32，其中，第一连接单元31与PLC主机2的连接单元21连接，或者与上一相邻的扩充机3的第二连接单元32相串接，而第二连接单元32则用于串接下一相邻扩充机3的第一连接单元31，使PLC主机2与多个扩充机3之间形成包含地址线、数据线、控制线、输入及输出寻址线的串联式并列通信连接。
PLC主机2的连接单元21为连接母座或者连接公座的任意一种。扩充机3的第一连接单元31是与PLC主机2的连接单元21相互连接的连接公座或者连接母座的任意一种，而扩充机3的第二连接单元32是与下一个相邻扩充机3的第一连接单元31相互连接的连接母座或者连接公座的任意一种。
PLC主机2的内部电路至少包括有内建标准共享总线(包括地址线、数据线、控制线、输出地址线Q0～Q4)及微处理器22与起始地址输出电路23。微处理器22连接上述共享总线的地址线、数据线、控制线，由连接单元21连接以输出数据并进行控制。微处理器22还具有连接至扩充机3的输出使能准位信号En_out(高准位信号为使能信号)，并且接收中断请求信号线IRQ的信号。起始地址输出电路23的输出地址值可为0或其它数值，由输出寻址线Q0～Q4输出，以供连接的多个扩充机3执行寻址与译码功能。
上述所提的扩充机3的内部电路至少包括有内建的共享总线(包括地址线、数据线、控制线、输入及输出寻址线)，连接于第一与第二连接单元31、32之间；微处理器33；与微处理器33连接的地址线、数据线、控制线；以及共享总线的地址线、数据线、控制线并与第一及第二连接单元31、32连接的存储单元34，以进行与PLC主机2之间的数据读写与处理；寻址与译码电路35，通过输入寻址线I0～I4而获得上一级即PLC主机2或者扩充机3转换输入的地址值、来自共享总线的地址线的A15～A11和控制线的/CS、以及扩充机3接收的使能准位输入信号En_in，根据地址值来译码选择是否可连接到存储单元34，以启动与数据线总线进行数据读写通信，转换该输入的地址值并由输出寻址线Q0～Q4送至下一级扩充机3，以进行相同的寻址与译码判断。
扩充机3进一步包括有中断请求信号线IRQ，其配合扩充机3与PLC主机2，或者上、下一级连接的扩充机3的连接，可在任一扩充机3有中断请求时，利用中断请求信号线IRQ通知PLC主机2的微处理器22。
寻址与译码电路35包括寻址电路36及译码电路37。扩充机3的使能准位输入信号En_in接收PLC主机2或上一级连接的扩充机3的输出使能准位输出信号En_out，当判断为低准位时，则寻址及译码电路35将不工作，判断为高准位时，则寻址及译码电路35将自动选择允许或禁止PLC主机2对扩充机3的存储单元34进行读写。
寻址电路36，如图7所示，是由累加电路361、第一逻辑电路(与非门)362及第二逻辑电路(与门)363所组成。累加电路361通过输入寻址线I0～I4接收来自PLC主机2的输出地址值或者上一级连接的扩充机3转换输出的地址值，累加电路361还接收PLC主机2输出的使能准位输入信号En_in。输入地址值经累加1转换后通过输出寻址线Q0～Q4将输出地址值送至下一级扩充机3，同时输入寻址线I0～I4的信号经第一逻辑电路362处理后作为第二逻辑电路363的输入信号，其连同PLC主机2输出的使能准位输入信号En_in经过第二逻辑电路，产生使能准位输出信号En_out作为传送到下一级扩充机3的使能准位输入信号En_in。当扩充机3的寻址线I0～I4接收的上一级连接扩充机3的输出寻址线Q0～Q4的地址值为31(即I0～I4＝11111)，并且使能准位输入信号En_in为高准位信号时，则输出至下一级的使能准位输出信号En_out为低准位信号。
译码电路37，如图8所示，是由比较电路371、第三逻辑电路(反向或门)372及第四逻辑电路(或门)373所组成。比较电路371通过输入寻址线I0～I4接收来自PLC主机2输出的地址值或者上一级连接的扩充机3转换输出的地址值，并将其与共享总线的地址线输出的地址信号A15～A11进行比较，比较相同时则输出低准位信号，比较不相同时则输出高准位信号。输出的准位信号作为第四逻辑电路(或门)373的输入信号，而第四逻辑电路(或门)373的另一输入信号由第三逻辑电路(反向或门)372将PLC主机2输出的使能准位输入信号En_in取反后与来自控制线的控制信号/CS计算所产生。第四逻辑电路(或门)373输出的准位信号/CS_decoder决定是否可连接到存储单元34，以启动与数据线总线进行数据读写通信。
本发明所述的PLC主机2及多个扩充机3通过所设置的连接单元21、第一及第二连接单元31、32相互串联，并连接到其内建的共享总线的地址线、数据线、控制线及输入与输出寻址线，从而形成串联式并列通信接口连接。同时，PLC主机2输出的使能准位输出信号En_out为高准位时，则连接多个串联并列的扩充机3，即可通过内设的寻址与译码电路35与输入寻址线来自动分配每台扩充机3的地址。当PLC主机2欲与多个扩充机3之一的存储单元34进行数据读写通信时，则PLC主机2的微处理器22需要先使得输出使能准位信号En_out为一个高准位信号，通知所有扩充机3启动寻址与译码电路35，以使得PLC主机2对扩充机3的存储单元34进行读写操作。
由于本发明的PLC主机2与扩充机3的通信接口通过设置的连接单元21、第一及第二连接单元31、32，以直接相互串联的方式连接形成并列通信架构，因此，可根据使用者的需求随意增加扩充机3，并且不限制扩充机3排列顺序。与PLC主机2连接的多个扩充机3的最大使用限制台数取决于输入与输出寻址线相同的数量，因此，如果想要增加或减少该最大使用限制台数，则只须增减输入与输出寻址线相同的数量即可。例如，上述实施例的输入与输出寻址线数量都为5，因此，最大使用限制台数为2的5次方即32台。
同时，通过扩充机3内设的寻址与译码电路35来解决多台扩充机3的相互连接时，可自动分配每台扩充机3的地址，并且可根据输入寻址线I0～I4接收PLC主机2或上一相邻扩充机3输出的地址值，来自动选择允许或禁止PLC主机发送或读取数据。本发明的通信接口是运用硬件电路完成上述功能的，因此不需要扩充机的微处理器来加工处理。所以，本发明的PLC主机对扩充机进行读取与写入的操作时间也会比一般需要通过扩充机的微处理器转换数据的通信方法快。
以上所述仅为本发明的优选实施例，并非因此即限制本发明的专利范围，凡是运用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利范围内。
权利要求
1.一种串联式PLC主机与扩充机的并列快速通信接口，包括PLC主机，设有外部连接单元，并具有内建的共享总线；至少一个扩充机，设有至少一个连接单元并与所述PLC主机以及另一扩充机连接，所述扩充机具有内建的共享总线，其中，所述PLC主机及所述至少一个扩充机由所述连接单元直接相互串联，并连接内建的共享总线，从而形成串联式连接的并列通信架构，所述共享总线包括地址线、数据线、控制线以及输入与输出寻址线，使所述扩充机自动分配位置，以通过所述输入寻址线输入的地址值，快速地译码选择使得所述扩充机自动允许或禁止所述PLC主机所发送或读取的数据。
2.如权利要求1所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述PLC主机内建的共享总线包括地址线、数据线、控制线以及输出寻址线，所述PLC主机进一步包括微处理器，与所述共享总线的地址线、数据线、控制线连接；以及起始地址输出电路，连接所述输出寻址线，以输出地址值至所述扩充机。
3.如权利要求2所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述PLC主机进一步包括连接并输出至所述扩充机的使能准位输出信号。
4.如权利要求2所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述PLC主机进一步包括中断请求信号线(IRQ)的信号接收连接。
5.如权利要求2所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述输出寻址线的数量可根据最大使用限制台数而调整。
6.如权利要求1所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述扩充机内建的共享总线包括地址线、数据线、控制线以及输入与输出寻址线，所述扩充机进一步包括微处理器；存储单元，具有双连接端口，并分别连接所述微处理器的地址线、数据线、控制线以及所述共享总线的地址线、数据线、控制线；以及寻址与译码电路，连接所述输入寻址线(I0～I4)，取得上一级的地址值与转换地址值，由所述输出寻址线(Q0～Q4)送给下一级，并且根据所述输入寻址线(I0～I4)的地址值来译码选择是否可连接到所述存储单元，以启动与所述共享总线的数据线进行数据读写通信。
7.如权利要求6所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述扩充机进一步包括中断请求信号线(IRQ)的信号输出，其在中断事件产生时通知所述PLC主机。
8.如权利要求6所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述寻址与译码电路由寻址电路和译码电路构成。
9.如权利要求8所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述寻址电路由累加电路、第一逻辑电路以及第二逻辑电路组成，所述累加电路接收来自所述PLC主机的所述输出寻址线(Q0～Q4)的地址值或者上一级连接的扩充机转换输入的地址值，并且接收所述PLC主机输出的使能准位输出信号，经累加转换后输出地址值至下一级扩充机，同时，所述输入寻址线(I0～I4)的信号经所述第一逻辑电路处理后作为所述第二逻辑电路的输入信号，所述第二逻辑电路还接收所述PLC主机输出的或上一相邻的扩充机的使能准位输入信号，所述第二逻辑电路输出使能准位输出信号作为下一级扩充机的使能准位输入信号。
10.如权利要求9所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述第一逻辑电路为与非门。
11.如权利要求9所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述第二逻辑电路为与门。
12.如权利要求8所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述译码电路由比较电路、第三逻辑电路、第四逻辑电路组成，所述比较电路接收来自所述PLC主机的所述输出寻址线的地址值或者上一级连接的扩充机转换输入的输入寻址线的地址值，将其与所述共享总线的地址线输出的地址信号进行比较，将输出的准位信号作为所述第四逻辑电路的输入信号，所述第三逻辑电路将反向的所述PLC主机输出的使能致能准位输入信号以及来自所述共享总线的控制线的控制信号(/CS)计算产生的信号作为所述第四逻辑电路的另一输入信号，所述第四逻辑电路输出的准位信号(/CS_decoder)决定是否可连接到所述存储单元，以启动与所述共享总线的数据线进行数据读写通信。
13.如权利要求12所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述第三逻辑电路为反向或门。
14.如权利要求12所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述第四逻辑电路为或门。
15.如权利要求6所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述输入与输出寻址线的数量与所述PLC主机的输出寻址线的数量相同。
16.如权利要求1所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述PLC主机的连接单元为连接母座或连接公座。
17.如权利要求1所述的串联式PLC主机与扩充机的并列快速通信接口，其中，所述扩充机的连接单元包括第一连接单元和第二连接单元，所述第一连接单元是与所述PLC主机的连接单元相互连接的连接公座或连接母座，而所述第二连接单元是与所述第一连接单元相互连接的连接母座或连接公座。
全文摘要
一种串联式PLC主机与扩充机的并列快速通信接口，包括PLC主机及至少一个扩充机，以所设置的连接单元相互串联，并连接内建的共享总线的地址线、数据线、控制线及输入与输出寻址线，形成串联式并列通信接口连接。PLC主机进一步设置有起始地址输出电路，通过输出寻址线输出地址值到扩充机。扩充机包含微处理器和存储单元，并设有寻址与译码电路，使各扩充机自动分配位置，以快速通过上述输入寻址线输入的地址值，译码选择，使得扩充机自动允许或禁止PLC主机所发送的数据，由此改善数据读写通信时间过长、扩充机的增加及排列顺序受限等问题。
文档编号G11C16/26GK1967420SQ20051012332
公开日2007年5月23日 申请日期2005年11月17日 优先权日2005年11月17日
发明者杜俊谚 申请人:台达电子工业股份有限公司