车载高速数字信号运算板卡的利记博彩app
【专利摘要】车载高速数字信号运算板卡，包括总控芯片和两片多核DSP处理器，两片多核DSP处理器分别为DSPI和DSPII；DSPI和DSPII均支持公共总线读写机制；每片多核DSP处理器均包括2对全双工Linkport接口，DSPI和DSPII之间通过Linkport总线互连通信；外部数据经Linkport总线分别传递到DSPI和DSPII；总控芯片包括共享内存，DSPI和DSPII之间以及DSPI、DSPII与总控芯片之间通过公共并行总线通信，可对共享内存进行高速流水线读写。DSP多核处理器支持公共总线的读写机制，两片多核DSP芯片通过高速并行总线与总控芯片通信，且两片DSP之间通过高速Linkport总线互联，实现两片DSP之间数据的高速、相互读取，可极大提高数字信号处理的速度。
【专利说明】
车载高速数字信号运算板卡
技术领域
[0001]本实用新型属于数字信号处理技术领域，涉及一种高速数字信号运算板卡。
【背景技术】
[0002]数字信号处理技术发展的趋势是如何实现对复杂系统大量数据的高速、稳定处理。
[0003]以铁路电气控制系统为例，特别是在牵引变流控制系统、电力控制系统和网络控制系统中，由于系统集成度高，往往需要大量的复杂数据运算处理。在很多实时控制系统中，数据处理的速度在很大程度上会影响控制器的输出延时，进而影响到控制器的性能指标。对实时性要求越高的控制系统，对运算板卡运算效率的要求也就越高。
[0004]在数字信号运算板卡处理器的选择方面，应用较多的是DSP处理器。以铁路电气控制系统为例，其中西门子公司采用了 DSP56002，主频100MHz;庞巴迪公司采用了 DSP56302，主频100MHz;阿尔斯通公司采用了ADI 21062，主频160MHz。
[0005]申请号为201410007494.6的发明专利公开了一种基于多核DSP的通用数字信号处理板卡，板卡包括两片多核DSP芯片，一片FPGA主控核心，两片多核DSP通过高速串行总线连接到两片多核DSP芯片，两片DSP芯片之间通过高速串行总线通信，每片DSP连接可扩展的外部存储器。这种结构虽然实现了多DSP芯片的协同工作，可以一定程度上提高数字信号的处理速度，但由于DSP与主控核心之间、两片DSP之间均通过串行总线通信，且DSP需接外部存储器，这种结构限制了数据的传输速度，也限制了 DSP之间数据互访的速度，一定程度上限制了数字信号的处理速度。
【实用新型内容】
[0006]本实用新型的目的在于提供一种数字信号运算板卡，实现复杂数据的快速、高效的运算处理:满足复杂控制系统对数据高速运算处理的要求。
[0007]本实用新型的技术方案为:高速数字信号运算板卡，包括供电电路、总控芯片和两片多核DSP处理器，总控芯片通过高速CPCI总线与上位机通信，总控芯片通过低速I2C总线与外部低速设备通信;供电电路为运算板卡供电，两片多核DSP处理器分别为DSPI和DSPII;二者均支持公共总线读写机制。两片多核DSP和总控芯片三者之间通过本地高速并行公共总线互联，其中一片DSP可以通过公共总线实时访问另一片DSP的片上内存，且可通过公共总线实时访问总控芯片的片上内存。
[0008]每片多核DSP处理器均包括2对全双工Linkport高速接口，DSPI和DSPII之间通过Linkport总线互连通信，完成DSPI和DSPII间的高速数据传输和片内存储区的互访问；外部数据经Linkport总线分别传递到DSPI和DSPII;
[0009]总控芯片包括共享内存，DSPI和DSPII通过公共并行总线与总控芯片通信，可对共享内存进行高速流水线读写；还包括监控电路和时钟管理电路，监控电路分别与DSP1、DSPI1、总控芯片相连，监控电路包括看门狗监控电路;时钟管理电路分别为总控芯片、DSPI和DSPII提供时钟配置信号。
[0010]优选的是:还包括电子标签，记录高速数字信号运算板卡的硬件配置信息及软件配置信息。
[0011]优选的是:还包括铝制散热板，散热板一侧为铝制散热片，另一侧与车载高速数字信号运算板卡相接，车载高速数字信号处理板卡的安装侧设置有两个导热硅垫；导热硅垫的位置与两片多核DSP处理器的位置相对应。
[0012]本实用新型与现有技术相比具有以下优点:
[0013]采用双处理器架构，双处理器可协同运算，运算执行效率高，运算延时小。本实用新型所采用的DSP多核处理器支持公共总线的读写机制，两片多核DSP芯片通过高速并行总线与总控芯片通信，每片DSP可通过公共总线实时访问对方的片内存储区，可实现DSP中间变量的相互访问，且两片DSP之间通过高速Linkport总线互联，实现两片DSP之间数据的高速、相互读取，数据共享，极大的提高数字信号处理的速度。
[0014]总控芯片设有高速CPCI接口和低速12C接口，通过高速CPCI接口连接至上位机，上位机可通过高速CPCI总线与双DSP之间进行高速的数据传输，并且可通过高速总线对两片DSP启动程序进行更新。DSP在正常启动的情况下，才能操作对高速总线的读取，避免在DSP错误配置的情况下对CPCI总线的误操作。
[0015]数字信号运算板卡对外采用高速Linkport总线，外部板卡可通过Linkport总线和每片DSP之间进行高速数据传输，传输速率最高可达2Gbits每秒，可极大的缩短系统的传输延时，提高控制系统的可控性。
[0016]可通过时钟管理电路配置板卡的时钟信息，实现板卡工作频率的灵活配置。
【附图说明】
[0017]图1为本实用新型结构不意图。
[0018]图2为数字信号运算板卡启动流程图。
[0019]图3为散热板结构示意图。
[0020]图4为助拔器结构示意图。
[0021 ]其中，1-散热片，2-散热板，3-螺栓孔，4-凸台，5-基板，6_插针，7_扳动板
【具体实施方式】
[0022]以下结合附图对本实用新型的【具体实施方式】进行进一步的描述。
[0023]实施例1
[0024]如图1所示，车载高速数字信号运算板卡，用于列车控制系统的高速数据处理。包括供电电路、总控芯片和两片多核DSP处理器，总控芯片通过高速CPCI总线与上位机通信，通过I2C接口与外部低速设备通信。供电电路为运算板卡的各个部分供电，两片多核DSP处理器分别为DSPI和DSPII，二者均支持公共总线读写机制，例如，支持公共总线读写机制的DSP包括TigerSharc系列DSP，Share系列的部分DSP，本实施例以TigerSharc系列的TS203S为例，来描述高速数字信号运算板卡的结构组成及数字信号处理方法。
[0025]每片TS203SDSP处理器均具有两个独立的运算核心，处理器外围设置有2个独立的全双工Linkport接口、内部设置有4Mbits的双口RAM，芯片内部含有128bits宽度的高速总线。DSPI和DSPII之间通过Linkport总线互连通信，完成DSPI和DSPII间的高速数据传输，单通道单方向的传输速度可以达到2Gbits每秒;两片DSP之间支持内存互访。DSPI的内核可以读取DSPII的片内双口 RAM，另外的一个DSPII可以读取DSPI的片内双口 RAM。两片DSP对外使用高速全双工差分Linkpor接口，外部数据经独立的Linkport总线分别传递到DSPI和DSPII;这样可以极大的缩小对外数据的传输延时，进而降低整个信号处理板的控制延时。
[0026]总控芯片部分电路包括FPGA总控芯片、存储器及外围电路。总控芯片管理两片DSP的启动，实时监控两片DSP的工作状态，同时总控芯片还为两片DSP芯片提供共享内存，支持共享内存的高速流水线读写。总控芯片、DSPI和DSPII三者之间通过公共并行总线与总控芯片通信，可对共享内存进行高速流水读写；即DSPI和DSPII可通过高速并行总线读取各自的片内存储器;DSPI和DSPII可分别通过高速并行总线访问总控芯片的共享内存。总控芯片设置有CPCI总线接口和I2C总线接口，上位机可通过CPCI总线监控高速数字信号运算板卡的各种工作状态;通过低速串行I2C总线，与外部低速设备通信。根据需要，还可以为总控芯片设计其他类型的通信接口。
[0027]还包括监控电路和时钟管理电路，监控电路分别与DSP1、DSPI1、总控芯片相连，监控电路包括看门狗监控电路、电压监控电路和温度监控电路，看门狗监控电路监控两片DSP和总控芯片的工作状态，保证数字信号处理板的可靠运行；电压监控电路对数字信号处理板内部各种供电电压进行监控，如果发现异常，立即提供硬件复位;温度监控电路实时监控数字信号运算板卡的运行温度，并将温度信息传输给总控芯片。时钟管理电路包括时钟产生电路、时钟管理芯片及外围电路，分别为总控芯片、DSPI和DSPII提供高质量的同步时钟驱动和时钟配置信号。
[0028]由于车载高速数字信号运算板卡的运算速度快，较常规的运算板卡而言发热量大。为了解决运算板卡散热的问题，设计了专门的散热板2。散热板2—侧为铝制散热片1，另一侧与车载高速数字信号运算板卡相接，其与运算板卡相接的一侧设置有多个螺栓孔3，运算板卡通过螺栓安装在散热板2上。由于执行运算工作的主要为两片多核DSP处理器，车载高速数字信号处理板卡的安装侧设置有两个凸台4，凸台4上安装有导热硅垫；导热硅垫的位置与运算板卡上两片多核DSP处理器的位置相对应，安装后，两片导热硅垫分别与两片多核DSP接触，保证两片多核DSP及时散热，正常工作。
[0029]运算板卡通与机箱的连接处设置与助拔器。助拔器主要由基板5、插针6和扳动板7组成，基板5上部连接扳动板7，扳动板7为L型板，L型板的左下部与基板5在铰接部铰接，并可沿铰接部呈一定角度旋转，基板5上设有扳动板7定位卡槽，定位卡槽与L型板的下部相匹配，基板下部固定双排插针，插针用于与运算板卡卡槽相连接，基板5—侧还设有与板卡固定的螺栓孔。当扳动板7沿铰接部旋转至与定位卡槽相吻合时，扳动板7底部与板卡卡槽上部相抵，板卡被拔出。
[0030]还包括电子标签，记录高速数字信号运算板卡的硬件配置信息及软件配置信息。
[0031]高速数字信号板卡工作包括以下步骤:
[0032]两片多核DSP启动前，总控芯片读取电子标签中的硬件配置信息及软件配置信息，如果电子标签中的硬件版本号、软件版本号和配置文件中的配置相同，则根据配置信息配置时钟。
[0033]总控芯片向DSPI和DSPII下载启动程序，依次启动两片多核DSP处理器;总控芯片管理两片DSP的启动，同时还提供DSP启动程序的更新机制，启动程序可通过CPCI总线进行更新。DSP芯片启动时，时钟配置结束后，关闭开门狗监控电路，总控芯片向DSPI下载启动程序;DSPI启动成功后，向总控芯片返回启动状态信号，否则，总控芯片会复位DSPl，并重新向DSPl下载启动程序；总控芯片收到DSPI反馈的启动状态信号后，向DSPII下载启动程序，DSPII启动成功后，向总控芯片返回启动状态信号；当两个DSP芯片均启动成功后，总控芯片使能看门狗监控电路，并开放总控芯片中的共享内存。这种启动方法的优点是可以避免DSP启动异常情况下，对共用高速并行总线的访问错误。
[0034]车载快速运算板卡处理的为列车牵引变流控制系统、电力控制系统和网络控制系统等控制系统中的数据。待处理数据拆分成两部分分别传递到DSPI和DSPII，由DSPI和DSPII根据总控芯片的指令对数据进行运算处理；
[0035]设定DSPI执行数据数据整合处理指令，DSPII处理好的数据存储在DSPII的双口RAM中，DSPI访问DSPII的双口RAM，调用DSPII处理后的数据，执行数据整合指令。当然，根据设置需要也可以设定DSPII执行数据整合指令，其调用DSPI双口 RAM中处理好的数据。
[0036]实施例2
[0037]与实施例1不同的是，数据整合处理时，设定DSPI或DSPII执行数据数据整合处理指令，DSPI和DSPII处理后的数据均传递到总控芯片的共享内存，执行数据整合处理指令的多核DSP处理器调用总控芯片共享内存中的数据，对数据进行整合处理。
[0038]由于DSPI和DSPII是采用公共的高速并行总线与总控芯片进行通信的，为了防止DSPI和DSPII同时访问总控芯片的共享内存时发生冲突，公共总线有总线仲裁机制。为两个DSP芯片设置不同的优先级，2个DSP同时要使用公共并行总线实现对总控芯片的读写，那么2个DSP的总线仲裁机制会自动判断哪个DSP芯片在本次读写操作的优先级高。高优先级的DSP继续读写;低优先级的DSP等待高优先级DSP完成读写动作后，再进行读写。
【主权项】
1.车载高速数字信号运算板卡，包括供电电路、总控芯片和两片多核DSP处理器，总控芯片与上位机通信及外部低速设备通信，供电电路为运算板卡供电，两片多核DSP处理器分别为DSPI和DSPII;其特征在于:DSPI和DSPII均支持公共总线读写机制；每片多核DSP处理器均包括2对全双工Linkport接口，DSPI和DSPII之间通过Linkport总线互连通信，完成DSPI和DSPII间的数据传输和片内存储区的互访问；外部数据经Linkport总线分别传递到DSPI和DSPII;所述总控芯片包括共享内存，DSPI和DSPII之间以及DSP1、DSPII与总控芯片之间通过公共并行总线通信，可对共享内存进行高速流水线读写;还包括监控电路和时钟管理电路，所述监控电路分别与DSPI ,DSPI1、总控芯片相连，所述监控电路包括看门狗监控电路;所述时钟管理电路分别为总控芯片、DSPI和DSPII提供时钟配置信号。2.如权利要求1所述的车载高速数字信号运算板卡，其特征在于:还包括电子标签，记录所述高速数字信号运算板卡的硬件配置信息及软件配置信息。3.如权利要求1所述的车载高速数字信号运算板卡，其特征在于:还包括铝制散热板，所述散热板一侧为铝制散热片，另一侧与车载高速数字信号运算板卡相接，车载高速数字信号处理板卡的安装侧设置有两个导热硅垫;所述导热硅垫的位置与两片多核DSP处理器的位置相对应。
【文档编号】G06F13/38GK205563545SQ201620291798
【公开日】2016年9月7日
【申请日】2016年4月8日
【发明人】李震, 盖猛, 潘德敏
【申请人】中车青岛四方车辆研究所有限公司