和地引脚(Vss或GND)也连接至背板的电源(Vcc)和地线(GND)，由背板对其供电。
[0016]如图1所示，非易失存储器和FPGA芯片位于一个通用逻辑板卡上，NVM的写保护信号引脚(W_n)与硬件控制电路开关连接，NVM的片选信号引脚(S_n)与FPGA芯片的一个引脚(EEPROM_CHIP_SELECT_IN_N)连接，FPGA 芯片的另一引脚(STATUS_WRITE_PROTECT)与硬件控制电路开关连接，具体地说，NVM的写保护信号引脚(W_n)和FPGA芯片的一个引脚(STATUS_ffRITE_PROTECT)可以通过通用逻辑板卡的连接器连接至背板，然后接至位于背板的所述硬件控制电路开关上。
[0017]如图1所示，NVM芯片的时钟信号(C)、数据输入信号(D)、数据输出信号(Q)、保持信号(H0LD_n)和片选信号(S_n)等信号分别与FPGA芯片对应的引脚串行时钟输入(EEPROM_SERIAL_CLK_IN)、串行数据输入(EEPROM_SERIAL_DATA_IN)、串行数据输出(EEPR0M_SERIAL_DATA_0UT)、保持信号输入(EEPR0M_H0LD_IN_N)和片选输入(EEPR0M_CHIP_SELECT_IN_N)相连，从而使得NVM的信号引脚与FPGA芯片对应的信号引脚相连接，实现了 FPGA芯片内部可编程逻辑对NVM相应的信号线的控制。
[0018]非易失存储器内容的双重保护方法包括以下步骤:
[0019](I)由硬件控制电路开关产生的硬接线控制信号(CTRL)同时输入非易失存储器的写保护信号引脚(W_n)和FPGA芯片引脚(STATUS_WRITE_PROTECT)，若硬接线控制信号(CTRL)为不可写，则非易失存储器不可进行写操作，若硬接线控制信号(CTRL)为可写，则转步骤⑵；
[0020](2)由与非易失存储器的片选信号引脚(S_n)连接的FPGA芯片的引脚(NVM_CHIP_SELECT_IN_N)输出的信号对非易失存储器的片选信号引脚(S_n)进行控制。
[0021]通用逻辑板卡通过NVM的片选信号引脚(S_n)和写保护引脚(W_n)对NVM进行写保护控制。其中，NVM的写保护引脚(W_n)的控制信号由通用逻辑板卡的连接器输入的硬接线信号(CTRL)对其进行控制；NVM的片选引脚(S_n)的控制信号与FPGA的引脚信号相连，由FPGA的内部可编程逻辑来对其进行控制。同时，由通用逻辑板卡的连接器输入的NVM内容的写保护引脚的控制信号也同时送入FPGA芯片内，用以控制FPGA内部的可编程逻辑产生NVM内容的片选信号，从而有效地对NVM内容进行写保护控制。
[0022]如图1所示，NVM芯片的片选信号与FPGA芯片对应的片选输入(NVM_CHIP_SELECT_IN_N)相连，实现了 FPGA芯片内部可编程逻辑对NVM相应的信号线的控制。
[0023]机箱中可以有多块通用逻辑板卡，所有通用逻辑板卡上NVM的写保护引脚信号的连接如图2所示。每个NVM的写保护引脚(W_n)信号通过所在的通用逻辑板卡连接器连接至背板，并且这些信号在背板上连接至一起，然后接至背板的硬件控制电路开关上，由机箱上的硬件开关对其进行控制。由硬件开关信号(CTRL)决定NVM的写保护引脚是否有效，SP，机箱中的所有NVM是否能被擦除及写入数据。
[0024]FPGA芯片内部可编程逻辑通过NVM的片选信号引脚(S_n)对NVM的内容进行写保护，其示意图如图3所示。片选信号由三个信号进行与运算而生成:从机箱硬件电路控制开关产生的NVM写保护信号(STATUS_WRITE_PROTECT)、FPGA芯片内可编程逻辑的模式控制信号(LOGIC_MODE_CTRL)和FPGA芯片内可编程逻辑生成的对NVM进行写操作的信号(NVM_ffRITE)。S卩，NVM的片选信号只有以下条件全部满足才能有效:机箱硬件电路开关允许对NVM进行写操作，FPGA芯片内可编程逻辑处于特定的模式(比如当FPGA芯片内可编程逻辑处于“写存储器模式”时)，FPGA芯片内可编程逻辑生成NVM内容的写信号。
【主权项】
1.一种非易失存储器内容的双重保护装置，包括非易失存储器、FPGA芯片和硬件控制电路开关，其特征在于:所述非易失存储器的写保护信号引脚与所述硬件控制电路开关连接，所述非易失存储器的片选信号引脚与所述FPGA芯片的一个引脚连接，所述FPGA芯片的另一引脚与所述硬件控制电路开关连接。2.根据权利要求1所述非易失存储器内容的双重保护装置，其特征在于:所述非易失存储器的写保护信号引脚和所述FPGA芯片的一个引脚通过所在的通用逻辑板卡的连接器连接至背板，然后接至位于背板的所述硬件控制电路开关上。3.根据权利要求2所述非易失存储器内容的双重保护装置，其特征在于:所述包含非易失存储器和FPGA芯片的通用逻辑板卡可以有多块，每一块通用逻辑板卡上的非易失存储器的写保护信号引脚和FPGA芯片的一个引脚都通过所在的通用逻辑板卡的连接器连接至背板，并且这些引脚信号在背板上连接在一起，然后接至位于背板的硬件控制电路开关上。
【专利摘要】本实用新型涉及一种非易失存储器的双重保护装置，要解决提高反应堆保护系统的可靠性和安全性的技术问题，包括非易失存储器、FPGA芯片和硬件控制电路开关，非易失存储器的写保护信号引脚与硬件控制电路开关连接，非易失存储器的片选信号引脚与FPGA芯片的一个引脚连接，FPGA芯片的另一引脚与硬件控制电路开关连接；非易失存储器的写保护信号引脚和FPGA芯片的一个引脚通过所在的通用逻辑板卡的连接器连接至背板，然后接至位于背板的所述硬件控制电路开关上。本实用新型提高了核电保护系统中对于非易失存储器写保护的可靠性及其实施的灵活性，满足了核电保护系统平台对非易失存储器内容进行双重保护控制的要求。
【IPC分类】G06F12/14
【公开号】CN204883691
【申请号】CN201520557277
【发明人】张坚, 姜群兴, 王晓凯
【申请人】国核自仪系统工程有限公司
【公开日】2015年12月16日
【申请日】2015年7月29日