一种芯片低功耗优化方法和装置的制造方法
【专利摘要】本发明提供了一种芯片低功耗优化方法和装置，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元。上述方法当装置进入后台播放模式时，第二总线单元可以从第二存储单元中读取第一数据并执行，对第二数据进行压缩并存储于预设第一存储单元中，从而无需再对其他第一存储单元以及CPU再进行供电，大大降低了功耗。
【专利说明】
一种芯片低功耗优化方法和装置
技术领域
[0001]本发明涉及计算机领域，特别涉及一种芯片低功耗优化方法和装置。
【背景技术】
[0002]随着科学的发展和社会的进步，移动设备得到了广泛应用，现已成为人们日常生活中必不可少的一部分。移动设备的续航能力仍然是考量一个移动设备性能的重要标准，为了提供移动设备的续航能力，必须尽可能地降低移动设备的芯片运行功耗。当移动设备进入后台运行模式时，为了保持原有数据不丢失，需要持续地对移动设备中的诸多元件进行供电，大大增加了移动设备的功耗。
【发明内容】
[0003]为此，需要提供一种芯片低功耗优化的技术方案，用以解决移动设备在无差别场景运行下功耗大，导致移动设备续航能力弱的问题。
[0004]为实现上述目的，发明人提供了一种芯片低功耗优化装置，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元，所述第一存储单元与第二存储单元连接，所述第二存储单元与第二总线单元连接，所述第二总线单元与处理单元连接，所述处理单元与第一存储单元连接，所述处理单元与第一总线单元连接；
[0005]所述第一总线单元用于接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态；
[0006]所述处理单元用于从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元;所述处理单元还用于将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式；
[0007]所述第二总线单元用于根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元；
[0008]所述处理单元用于接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。
[0009]进一步地，所述装置包括供电单元，所述供电单元与第一存储单元连接；
[0010]所述供电单元用于在预设第一存储单元进入自刷新模式后，停止对除预设第一存储单元之外的其他第一存储单元供电，并在预设第一存储单元退出自刷新模式后，恢复对所有第一存储单元进行供电。
[0011]进一步地，所述第一数据为音频数据，所述第二数据为非音频数据，则所述第一指令为音频播放指令。
[0012]进一步地，所述第二总线单元为I2S总线。
[0013]进一步地，所述第二存储单元为SRAM。
[0014]发明人还提供了一种芯片低功耗优化方法，所述方法应用于芯片低功耗优化装置，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元，所述第一存储单元与第二存储单元连接，所述第二存储单元与第二总线单元连接，所述第二总线单元与处理单元连接，所述处理单元与第一存储单元连接，所述处理单元与第一总线单元连接;所述方法包括步骤:
[0015]第一总线单元接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态；
[0016]处理单元从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元；
[0017]处理单元将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式；
[0018]第二总线单元根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元；
[0019]处理单元接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。
[0020]进一步地，所述装置包括供电单元，所述供电单元与第一存储单元连接;则所述方法包括:
[0021]供电单元在预设第一存储单元进入自刷新模式后，停止对除预设第一存储单元之外的其他第一存储单元供电，并在预设第一存储单元退出自刷新模式后，恢复对所有第一存储单元进行供电。
[0022]进一步地，所述第一数据为音频数据，所述第二数据为非音频数据，则所述第一指令为音频播放指令。
[0023]进一步地，所述第二总线单元为I2S总线。
[0024]进一步地，所述第二存储单元为SRAM。
[0025]上述技术方案所述的芯片低功耗优化方法和装置，所述方法应用于芯片低功耗优化装置，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元;所述方法包括步骤:首先第一总线单元接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态;而后处理单元从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元;而后处理单元将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式;而后第二总线单元根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元;而后处理单元接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。第一数据为需要被执行的数据，第二数据为除被执行数据以外的数据，通过上述方法可以将第二数据压缩后只存储于预设第一存储单元中，从而无需再对其他第一存储单元进行供电，大大降低了功耗。
【附图说明】
[0026]图1为本发明一实施方式所述的芯片低功耗优化装置的示意图；
[0027]图2为本发明另一实施方式所述的芯片低功耗优化装置的示意图；
[0028]图3为本发明另一实施方式所述的芯片低功耗优化方法的流程图；
[0029]附图标记说明:
[0030]101、处理单元；
[0031]102、第一存储单元；
[0032]103、第二存储单元；
[0033]104、第一总线单元；
[0034]105、第二总线单元；
[0035]106、供电单元。
【具体实施方式】
[0036]为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
[0037]请参阅图1，本发明一实施方式所述的芯片低功耗优化装置的示意图。所述装置包括处理单元101、第一总线单元104、第二总线单元105、第二存储单元103和多个第一存储单元102，所述第一存储单元102与第二存储单元103连接，所述第二存储单元103与第二总线单元105连接，所述第二总线单元105与处理单元101连接，所述处理单元101与第一存储单元102连接，所述处理单元101与第一总线单元104连接；
[0038]所述第一总线单元104用于接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态；
[0039]所述处理单元101用于从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元；
[0040]所述处理单元101还用于将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式；
[0041]所述第二总线单元105用于根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元；
[0042]所述处理单元101用于接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。
[0043]在使用芯片低功耗优化装置时，首先第一总线单元接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态。在本实施方式中，第一总线单元为CHJ片内总线，如AXI总线。所述第一指令即为第一总线单元的挂起指令，当第一总线单元挂起所有请求使能信号后，其他与总线所连接的设备将无法通过总线发送请求，进而保证第一数据或第二数据在进行搬运的过程中不会发生错误。
[0044]而后处理单元从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元。在本实施方式中，所述第一数据为音频数据，所述第二数据为非音频数据，则所述第一指令为音频播放指令，则所述第二总线单元为I2S总线。第一存储单元为DDR，第二存储单元为SRAM。
[0045]而后处理单元将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式。在本实施方式中，音频数据即为要被执行的数据，需要从DDR中搬运至SRAM中而后执行，非音频数据即为除当前要被执行的数据之外的其他操作数据，这部分数据存储于DDR中，当装置进入后台音乐播放模式时，DDR处于自刷新状态，以保证DDR中的数据不丢失，又由于DDR数量众多，导致后台运行模式下装置整体功耗依然较大，因而需要将非音频数据压缩后存储于预设第一存储单元，预设第一存储单元的数量可以为一个或多个，根据压缩后的第二数据的大小以及DDR的容量而定。在本实施方式中，所述装置包括供电单元106，所述供电单元与第一存储单元连接;所述供电单元用于在预设第一存储单元进入自刷新模式后，停止对除预设第一存储单元之外的其他第一存储单元供电，并在预设第一存储单元退出自刷新模式后，恢复对所有第一存储单元进行供电。由于第二数据都存储在预设第一存储单元中，供电单元在第一存储单元处于自刷新模式下，只需对预设第一存储单元供电即可，而无需对除预设第一存储单元之外的其他第一存储单元进行供电，从而大大降低了装置进入后台音乐播放模式的功耗。
[0046]而后第二总线单元根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元。为了进一步节省功耗，当装置后台音乐播放模式时，处理单元也处于关闭状态。当第二总线单元执行完第一数据后，需要使得装置恢复正常系统运行场景下的状态，所述第二指令为处理单元唤醒指令。
[0047]而后处理单元接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。将第二数据恢复压缩前的存储状态，即将第二数据从预设第一存储单元中解压缩后重新存储回原有存储这些数据的第一存储单元中。
[0048]如图2所示，为本发明另一实施方式所述的芯片低功耗优化装置的示意图。第一总线单元为CPU片内总线，即图2中的AXI总线。步骤1:当用户操作移动设备进入背景音乐播放模式之后，首先挂起AXI总线的所有使能信号，使得各外设(图2中的其他控制器)不访问DDR-RAM(即图2中的DDR)的端口。此时，将音乐数据从DDR-RAM中搬移至SRAM当中。所述音乐数据为当前需要播放的音乐，背景音乐播放模式为只进行音乐播放，而不对移动设备进行其他操作的模式。
[0049]步骤2:将所有各个DDR-RAM中的数据进行压缩，并集中存放在预设DDR-RAM中，使得此DDR-RAM进入自刷新模式，并关闭其他所有的DDR-RAM电源。如图2所示，存在着4个DDRAM，其中DDRAM( I)为预设DDRAM，音乐数据存储于DDRAM( 2)中。装置首先会从DDRAM( 2)中读取音乐数据至SRAM中，而后对所有DDRAM中的数据进行压缩，并将其存储于DDRAM(1)中，使得DDRAM(I)处于自刷新状态，并关闭DDRAM(2)-(4)的电源，即供电单元不再对预设第一存储单元之外的其他存储单元再进行供电。
[0050]步骤3:CPU将SRAM的物理地址配置给IIS总线，使得IIS总线从SRAM获取音乐数据进行播放。IIS为音频总线，IIS控制器进行音频播放需要通过IIS总线进行传输。当IIS控制器执行音乐数据时，此时可以关闭CPU，以便尽可能节省在只进行音乐播放模式下的功耗。步骤4:当IIS控制器播放完了SRAM中存储的音乐数据之后，产生中断(即第二指令)，使得(PU从关闭状态直接唤醒，并初始化各个被关闭的DDRAM，保存有压缩数据的DDR-RAM退出自刷新模式，并将压缩数据解压缩还原给其他DDR-RAM。同时，CPU取消对系统所有总线的挂起状态，其他外围控制器可以继续访问DDRAM，恢复正常系统场景。
[0051]当进行下一段音乐的播放时，则重复步骤1-4，直至用户退出后台音乐播放模式为止。
[0052]如图3所示，为本发明另一实施方式所述的芯片低功耗优化方法的流程图。所述方法应用于芯片低功耗优化装置，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元，所述第一存储单元与第二存储单元连接，所述第二存储单元与第二总线单元连接，所述第二总线单元与处理单元连接，所述处理单元与第一存储单元连接，所述处理单元与第一总线单元连接;所述方法包括步骤:
[0053]首先进入步骤S301第一总线单元接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态。在本实施方式中，第一总线单元为CPU片内总线，如AXI总线。所述第一指令即为第一总线单元的挂起指令，当第一总线单元挂起所有请求使能信号后，其他与总线所连接的设备将无法通过总线发送请求，进而保证第一数据或第二数据在进行搬运的过程中不会发生错误。
[0054]而后进入步骤S302处理单元从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元。在本实施方式中，所述第一数据为音频数据，所述第二数据为非音频数据，则所述第一指令为音频播放指令，则所述第二总线单元为I2S总线。第一存储单元为DDR，第二存储单元为SRAM。
[0055]而后进入步骤S303处理单元将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式。在本实施方式中，音频数据即为要被执行的数据，需要从DDR中搬运至SRAM中而后执行，非音频数据即为除当前要被执行的数据之外的其他操作数据，这部分数据存储于DDR中，当装置进入后台音乐播放模式时，DDR处于自刷新状态，以保证DDR中的数据不丢失，又由于DDR数量众多，导致后台运行模式下装置整体功耗依然较大，因而需要将非音频数据压缩后存储于预设第一存储单元，预设第一存储单元的数量可以为一个或多个，根据压缩后的第二数据的大小以及DDR的容量而定。在本实施方式中，所述装置包括供电单元106，所述供电单元与第一存储单元连接;所述供电单元用于在预设第一存储单元进入自刷新模式后，停止对除预设第一存储单元之外的其他第一存储单元供电，并在预设第一存储单元退出自刷新模式后，恢复对所有第一存储单元进行供电。由于第二数据都存储在预设第一存储单元中，供电单元在第一存储单元处于自刷新模式下，只需对预设第一存储单元供电即可，而无需对除预设第一存储单元之外的其他第一存储单元进行供电，从而大大降低了装置进入后台音乐播放模式的功耗。
[0056]而后进入步骤S304第二总线单元根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元。为了进一步节省功耗，当装置后台音乐播放模式时，处理单元也处于关闭状态。当第二总线单元执行完第一数据后，需要使得装置恢复正常系统运行场景下的状态，所述第二指令为处理单元唤醒指令。
[0057]而后进入步骤S305处理单元接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。将第二数据恢复压缩前的存储状态，即将第二数据从预设第一存储单元中解压缩后重新存储回原有存储这些数据的第一存储单元中。
[0058]上述技术方案所述的芯片低功耗优化方法和装置，所述方法应用于芯片低功耗优化装置，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元;所述方法包括步骤:首先第一总线单元接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态;而后处理单元从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元;而后处理单元将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式;而后第二总线单元根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元;而后处理单元接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。第一数据为需要被执行的数据，第二数据为除被执行数据以外的数据，通过上述方法可以将第二数据压缩后只存储于预设第一存储单元中，从而无需再对其他第一存储单元进行供电，大大降低了功耗。
[0059]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此夕卜，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。
[0060]本领域内的技术人员应明白，上述各实施例可提供为方法、装置、或计算机程序产品。这些实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。上述各实施例涉及的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机设备可读取的存储介质中，用于执行上述各实施例方法所述的全部或部分步骤。所述计算机设备，包括但不限于:个人计算机、服务器、通用计算机、专用计算机、网络设备、嵌入式设备、可编程设备、智能移动终端、智能家居设备、穿戴式智能设备、车载智能设备等;所述的存储介质，包括但不限于:RAM、R0M、磁碟、磁带、光盘、闪存、U盘、移动硬盘、存储卡、记忆棒、网络服务器存储、网络云存储等。
[0061]上述各实施例是参照根据实施例所述的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到计算机设备的处理器以产生一个机器，使得通过计算机设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0062]这些计算机程序指令也可存储在能引导计算机设备以特定方式工作的计算机设备可读存储器中，使得存储在该计算机设备可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0063]这些计算机程序指令也可装载到计算机设备上，使得在计算机设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0064]尽管已经对上述各实施例进行了描述，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围之内。
【主权项】
1.一种芯片低功耗优化装置，其特征在于，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元，所述第一存储单元与第二存储单元连接，所述第二存储单元与第二总线单元连接，所述第二总线单元与处理单元连接，所述处理单元与第一存储单元连接，所述处理单元与第一总线单元连接； 所述第一总线单元用于接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态； 所述处理单元用于从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元;所述处理单元还用于将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式； 所述第二总线单元用于根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元； 所述处理单元用于接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。2.如权利要求1所述的芯片低功耗优化装置，其特征在于，所述装置包括供电单元，所述供电单元与第一存储单元连接； 所述供电单元用于在预设第一存储单元进入自刷新模式后，停止对除预设第一存储单元之外的其他第一存储单元供电，并在预设第一存储单元退出自刷新模式后，恢复对所有第一存储单元进行供电。3.如权利要求1所述的芯片低功耗优化装置，其特征在于，所述第一数据为音频数据，所述第二数据为非音频数据，则所述第一指令为音频播放指令。4.如权利要求3所述的芯片低功耗优化装置，其特征在于，所述第二总线单元为I2S总线。5.如权利要求1所述的芯片低功耗优化装置，其特征在于，所述第二存储单元为SRAM。6.—种芯片低功耗优化方法，其特征在于，所述方法应用于芯片低功耗优化装置，所述装置包括处理单元、第一总线单元、第二总线单元、第二存储单元和多个第一存储单元，所述第一存储单元与第二存储单元连接，所述第二存储单元与第二总线单元连接，所述第二总线单元与处理单元连接，所述处理单元与第一存储单元连接，所述处理单元与第一总线单元连接;所述方法包括步骤: 第一总线单元接收处理单元发送的第一指令，挂起第一总线单元的所有请求使能信号，使得第一总线单元处于不被访问状态； 处理单元从所述第一存储单元中读取第一数据，将第一数据存储于第二存储单元，并将第二存储单元对应的存储地址发送至第二总线单元； 处理单元将第一存储单元中的第二数据压缩后存储于预设第一存储单元，预设第一存储单元进入自刷新模式； 第二总线单元根据第二存储单元对应的存储地址从第二存储单元中读取所述第一数据并执行，并在执行完成后发送第二指令至处理单元； 处理单元接收第二指令，恢复第一总线单元的所有请求使能信号，使得第一总线单元处于可被访问状态，并让预设第一存储单元退出自刷新模式，将预设第一存储单元中存储的压缩的第二数据恢复压缩前的存储状态。7.如权利要求6所述的芯片低功耗优化方法，其特征在于，所述装置包括供电单元，所述供电单元与第一存储单元连接;则所述方法包括: 供电单元在预设第一存储单元进入自刷新模式后，停止对除预设第一存储单元之外的其他第一存储单元供电，并在预设第一存储单元退出自刷新模式后，恢复对所有第一存储单元进行供电。8.如权利要求6所述的芯片低功耗优化方法，其特征在于，所述第一数据为音频数据，所述第二数据为非音频数据，则所述第一指令为音频播放指令。9.如权利要求8所述的芯片低功耗优化方法，其特征在于，所述第二总线单元为I2S总线。10.如权利要求6所述的芯片低功耗优化方法，其特征在于，所述第二存储单元为SRAM。
【文档编号】G06F1/32GK105843363SQ201610171624
【公开日】2016年8月10日
【申请日】2016年3月24日
【发明人】谢修鑫
【申请人】福州瑞芯微电子股份有限公司