一种仿真系统的利记博彩app
【技术领域】
[0001]本发明涉及仿真器领域，特别是涉及一种处理器芯片仿真系统。
【背景技术】
[0002]处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是处理器芯片仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品芯片处理器的工作行为，仿真芯片与仿真器其他部件(存放用户程序的程序存储器、存放数据的数据存储器，以及用户电脑上的集成开发环境等)配合实现用户程序的仿真运行和各项调试功能。
[0003]由于芯片厂商的同一系列芯片产品的存储器特性和大小可能有所不同，同时考虑使用仿真器调试用户程序时主要关注功能调试，存储器的性能接近即可，现有的针对同一系列芯片的仿真器通常是同一种仿真器系统。仿真器中通常采用SRAM(StaticRandom Access Memory,静态随机存取存储器)来等效替代产品芯片中用作数据存储器的XRAM(on-chip expanded Random Access Memory,片内扩展静态随机存取存储器)，在写入、读取数据时，功能性能上都是等效的。
[0004]由于针对同一系列芯片的仿真器通常是同一种仿真器系统，所以用户有直观了解现有仿真器模拟的是哪个型号哪个版本芯片的需求。为了满足这一需求，现有仿真器中需要额外增加一块部件存放所仿真芯片的型号和版本，需要额外增加一条访问通道供集成开发环境读取到所述型号和版本信息，需要修改通用集成开发环境增加显示所述型号和版本信息的模块。增加了结构的复杂度和工作量。
【发明内容】
[0005]本发明要解决的技术问题是提供一种仿真系统，在不增加系统结构的复杂度和工作量的前提下，满足客户方便、直观获取所仿真芯片的型号和版本信息的需求。
[0006]为解决上述技术问题，本发明的仿真系统，包括处理器芯片仿真器和安装在电脑上的集成开发环境；所述处理器芯片仿真器，包括仿真芯片，管理模块，SRAM存储器；
[0007]所述仿真芯片通过标准数据/地址总线对SRAM存储器进行读写操作，通过通信接口从集成开发环境接收指令、返回响应数据；所述管理模块通过所述标准数据/地址总线对SRAM存储器进行读写操作；
[0008]仿真器上电后，所述管理模块通过控制信号控制仿真芯片进入复位状态，管理模块通过标准数据/地址总线向SRAM存储器写入所仿真芯片的型号和版本信息；写入完成后，管理模块通过控制信号控制仿真芯片退出复位状态；仿真芯片进入复位状态后，不能通过所述标准数据/地址总线操作SRAM存储器，仿真芯片退出复位状态后，仿真芯片能通过所述标准数据/地址总线操作SRAM存储器；
[0009]用户在集成开发环境上通过通信接口向仿真芯片发出读取数据区(XDATA，对应芯片物理上的XRAM区域)指令，仿真芯片从SRAM存储器读取数据，返回读取到的数据区数据值给集成开发环境，集成开发环境把数据显示在数据存储器观察窗口内。
[0010]采用本发明的仿真器，继续使用SRAM替代芯片的XRAM。在仿真器内不需要额外增加存放所仿真芯片型号和版本信息的部件，不需要额外增加一条访问通道供集成开发环境读取所述型号和版本信息，不需要修改通用集成开发环境增加显示所述型号和版本信息的模块，用户可以直接在仿真器上电后读取到仿真器所仿真芯片的型号和版本信息。在不增加系统结构的复杂度和工作量的前提下，满足了客户方便、直观获取所仿真芯片的型号和版本信息的需求。方便了用户程序的开发、调试和测试，降低了仿真器的复杂的和开发工作量。
【附图说明】
[0011]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0012]附图是所述处理器芯片仿真器结构示意图。
【具体实施方式】
[0013]如图所示，所述处理器芯片仿真器1，包括仿真芯片2，管理模块3，SRAM存储器4，以及电脑上的集成开发环境7。所述SRAM存储器4通过标准数据/地址总线5分别与仿真芯片2和管理模块3连接，仿真芯片2通过通信接口 8与电脑上的集成开发环境7进行通讯，所述管理模块3通过控制信号6与控制所述仿真芯片2。
[0014]仿真芯片2通过标准数据/地址总线5对SRAM存储器4进行读写操作；仿真芯片2通过通信接口 8从集成开发环境7接收指令和返回响应数据。管理模块3通过标准数据/地址总线5对SRAM存储器4进行读写操作；管理模块3通过控制信号6控制仿真芯片2进入或退出复位状态。管理模块3可使用通用处理器芯片实现。
[0015]所述处理器芯片仿真器I上电后，管理模块3通过控制信号6控制仿真芯片2进入复位状态，进入复位状态后，仿真芯片2不能通过标准数据/地址总线5操作SRAM存储器4。管理模块3通过标准数据/地址总线5向SRAM存储器4的O地址区域写入所仿真芯片的型号和版本信息。写入完成后，管理模块3通过控制信号6控制仿真芯片2退出复位状态，仿真芯片2退出复位状态后，仿真芯片2能通过标准数据/地址总线5按芯片操作XDATA区域的方式读写SRAM存储器4。
[0016]此时，用户可在集成开发环境7上通过通信接口 8向仿真芯片2发出读取数据区(XDATA，对应芯片物理上的XRAM区域)指令，例如打开XDATAO地址开始的区域的观察窗口，仿真芯片2按芯片操作XDATA区域的方式从O地址读取SRAM存储器4的对应区域，然后仿真芯片2返回读取到的数据值给集成开发环境7，集成开发环境7把数据显示在数据存储器观察窗口内，用户就可以直观地看到仿真器I所仿真芯片的型号和版本信息了。
[0017]这样，仿真器上电后，用户只需要打开集成开发环境7的数据区窗口就可以直观地观察到仿真器I所仿真芯片的型号和版本信息。在实现这一功能过程中，仿真器和集成开发环境没有增加额外的部件、模块、访问通道。此外，由于XRAM具有掉电数据丢失，重新上电后为随机数据值的特点，所以尽管仿真器I上电后所述管理模块3写入等效替代XRAM的SRAM存储器4内的型号和版本信息，这些信息数据也可以看作是一种随机数据，不会影响仿真器I仿真对XRAM的操作，及XRAM的功能和特性。
[0018]以上所述仅为本发明的【具体实施方式】和实施例，本发明保护范围并不局限于此。
【主权项】
1.一种仿真系统，其特征在于:包括处理器芯片仿真器和安装在电脑上的集成开发环境；所述处理器芯片仿真器，包括仿真芯片，管理模块，SRAM存储器； 所述仿真芯片通过标准数据/地址总线对SRAM存储器进行读写操作，通过通信接口从集成开发环境接收指令、返回响应数据；所述管理模块通过所述标准数据/地址总线对SRAM存储器进行读写操作； 仿真器上电后，所述管理模块通过控制信号控制仿真芯片进入复位状态，管理模块通过标准数据/地址总线向SRAM存储器写入所仿真芯片的型号和版本信息；写入完成后，管理模块通过控制信号控制仿真芯片退出复位状态；仿真芯片进入复位状态后，不能通过所述标准数据/地址总线操作SRAM存储器，仿真芯片退出复位状态后，仿真芯片能通过所述标准数据/地址总线操作SRAM存储器； 用户在集成开发环境上通过通信接口向仿真芯片发出读取数据区指令，仿真芯片从SRAM存储器读取数据，返回读取到的数据区数据值给集成开发环境，集成开发环境把数据显示在数据存储器观察窗口内。
【专利摘要】本发明公开了一种仿真系统，包括处理器芯片仿真器和安装在电脑上的集成开发环境；所述处理器芯片仿真器，包括仿真芯片，管理模块，SRAM存储器；仿真器上电后，管理模块通过控制信号控制仿真芯片进入复位状态，管理模块通过标准数据/地址总线向SRAM存储器写入所仿真芯片的型号和版本信息；写入完成后，通过控制信号控制仿真芯片退出复位状态；用户在集成开发环境上通过通信接口向仿真芯片发出读取数据区指令，仿真芯片从SRAM存储器读取数据，返回读取到的数据区数据值给集成开发环境，集成开发环境把数据显示在数据存储器观察窗口内。本发明在不增加系统结构的复杂度和工作量的前提下，满足客户方便、直观获取所仿真芯片的型号和版本信息的需求。
【IPC分类】G06F9/44, G06F9/455
【公开号】CN105573812
【申请号】CN201410527980
【发明人】许国泰
【申请人】上海华虹集成电路有限责任公司
【公开日】2016年5月11日
【申请日】2014年10月9日