一种多核dsp系统中edma控制器并行控制方法
【技术领域】
[0001]本发明涉及计算机数字信号处理技术领域，具体提供一种多核DSP系统中EDMA控制器并行控制方法。
【背景技术】
[0002]随着数字信号处理技术的发展，DSP可实现的功能愈加复杂，性能也越来越高，已使其成为多媒体处理和无线电领域不可以或缺的部分。随着信息量的不断增加，DSP所面临的难题也与日倶增，现有技术中的单核结构已逐渐不能满足需求。而DSP性能一般不能够通过提升时钟频率来实现，这样将会使DSP芯片的功耗开销变得很大，甚至提升性能带来的好处都无法抵消功耗增加带来的坏处。发展多核DSP则主要集中在片上多核结构方面，增强芯片的并行度。
【发明内容】
[0003]本发明的技术任务是针对上述存在的问题，提供一种操作简单，使用方便，并能大幅度提升芯片的数据传输速度的多核DSP系统中EDMA控制器并行控制方法。
[0004]为实现上述目的，本发明提供了如下技术方案:
一种多核DSP系统中EDMA控制器并行控制方法，通过请求通道寄存器组，将传输参数分离为读操作请求和写操作请求，分别进入读操作控制逻辑和写操作控制逻辑，通过增加数据缓冲，将读操作返回的数据进行暂存，当源器件不忙且数据缓冲非满，读操作控制可以不断的发出读操作并返回数据，而同时写操作控制可以从数据缓冲读出数据，同写命令一起发出。
[0005]作为优选，所述读命令发出和写明令发出均为三段流水操作。
[0006]作为优选，所述每个DSP核分配彼此独立的EDMA通道，可以实现四个核请求的同时响应，若访问的设备资源不同、使用的总线不同，可以实现多个传输请求的同时处理。
[0007]本发明具有以下突出的有益效果:在实现核间的并行操作的同时，增加了请求内部的并行操作，并有效的采用流水线结构，数据传输大约是串行传输的两倍，若通过修改传输协议，将设备位宽扩展为128位，速度将达到普通32位串行传输的8倍，大幅度提升芯片的数据传输速度。
【附图说明】
[0008]图1为本发明所述多核DSP核间并行传输控制原理图；
图2为本发明所述EDMA请求并行传输控制原理图。
【具体实施方式】
[0009]下面结合附图和实施例对本发明所述多核DSP系统中EDMA控制器并行控制方法作进一步详细说明。
[0010]在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指参考附图所示的上、下、左、右；“内、外”是指相对于各部件本身的轮廓的内、外。
实施例
[0011 ] 如图1和图2所示，本发明所述多核DSP系统中EDMA控制器并行控制方法，
通过请求通道寄存器组，将传输参数分离为读操作请求和写操作请求，分别进入读操作控制逻辑和写操作控制逻辑，通过增加数据缓冲，将读操作返回的数据进行暂存，当源器件不忙且数据缓冲非满，读操作控制可以不断的发出读操作并返回数据，而同时写操作控制可以从数据缓冲读出数据，同写命令一起发出。每个DSP核分配彼此独立的EDMA通道，可以实现四个核请求的同时响应，若访问的设备资源不同、使用的总线不同，可以实现多个传输请求的同时处理。读命令发出和写明令发出均为三段流水操作。
[0012]本发明的多核DSP系统中EDMA控制器并行控制方法的过程为:接收到传输参数；读命令预处理；发送读命令；返回读操作数据及数据缓冲处理；接收到传输参数；写命令预处理；等待数据；数据随写命令一起发出。
[0013]以上所述的实施例，只是本发明较优选的【具体实施方式】，本领域的技术人员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。
【主权项】
1.一种多核DSP系统中EDMA控制器并行控制方法，其特征在于:所述方法通过请求通道寄存器组，将传输参数分离为读操作请求和写操作请求，分别进入读操作控制逻辑和写操作控制逻辑，通过增加数据缓冲，将读操作返回的数据进行暂存，当源器件不忙且数据缓冲非满，读操作控制可以不断的发出读操作并返回数据，而同时写操作控制可以从数据缓冲读出数据，同写命令一起发出。2.根据权利要求1所述的多核DSP系统中EDMA控制器并行控制方法，其特征在于:所述读命令发出和写明令发出均为三段流水操作。3.根据权利要求1或2所述的多核DSP系统中EDMA控制器并行控制方法，其特征在于:所述每个DSP核分配彼此独立的EDMA通道，可以实现四个核请求的同时响应，若访问的设备资源不同、使用的总线不同，可以实现多个传输请求的同时处理。
【专利摘要】本发明公开了一种多核DSP系统中EDMA控制器并行控制方法，属于计算机数字信号处理技术领域。所述多核DSP系统中EDMA控制器并行控制方法，通过请求通道寄存器组，将传输参数分离为读操作请求和写操作请求，分别进入读操作控制逻辑和写操作控制逻辑，通过增加数据缓冲，将读操作返回的数据进行暂存，当源器件不忙且数据缓冲非满，读操作控制可以不断的发出读操作并返回数据，而同时写操作控制可以从数据缓冲读出数据，同写命令一起发出。本发明所述多核DSP系统中EDMA控制器并行控制方法，实现核间的并行操作的同时，增加了请求内部的并行操作，并有效的采用流水线结构，大幅度提升芯片的数据传输速度，具有很好的推广应用价值。
【IPC分类】G06F9/38
【公开号】CN105354012
【申请号】CN201510903303
【发明人】张永照, 童元满, 李仁刚
【申请人】浪潮电子信息产业股份有限公司
【公开日】2016年2月24日
【申请日】2015年12月9日