一种基于共享缓存的片上多核处理器静态架构的利记博彩app
【技术领域】
[0001]本发明涉及一种基于共享缓存的片上多核处理器静态架构。
【背景技术】
[0002]如图1所示，一种常用的片上网络多核处理器架构，我们以常用的16核，二级高速缓存为例，这种常用的结构由16个节点组成，每个节点均包括用于通信的路由器R，处理核心core和本地私有高速缓存LI和一个较大面积的共享缓存12bank，由于该结构是基于共享缓存的机制来进行数据交互和通信的，而共享缓存12bank在整个片上网络所占的面积是非常大的，故其带来的功耗影响也很大，尤其是静态功耗所占的比例。
[0003]从图1中我们可以看到，每个处理器核心core都连接有一个共享缓存12bank，由于在程序访问的过程中，读写数据可能要读写相对距离较远的处理器核心core所在的共享缓存12bank里存储的数据，所以做静态设计时，平均跳数(核访问共享缓存12bank的平均距离)以及在数据交互的过程中，整个网络的拥塞问题(保证公平性)都是需要考虑的因素，数据存储的要求越来越大，共享缓存12bank的面积也越来越大，因而其静态功耗占整个片上网络的比例也呈一个日趋增长的趋势，故采用这种通用架构由于共享缓存12bank面积过大所带来的功耗问题亦成为一个不可忽视的问题。
【发明内容】
[0004]本发明的目的在于克服现有技术的不足，提供一种基于共享缓存的片上多核处理器静态架构，在不增加整个片上网络的访问延时、不增加整个片上网络的拥塞程度的基础上，节省了最后一级高速缓存的硬件开销和面积，节省了高速缓存的静态功耗。
[0005]本发明的目的是通过以下技术方案来实现的:一种基于共享缓存的片上多核处理器静态架构，它包括η个节点，η为大于O的偶数，所述的节点包括η/2个A类节点和η/2个B类节点；所述的A类节点包括处理核心core、本地私有高速缓存LI和路由器R ;所述的B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存12bank ;所述的节点之间通过路由器进行通信；所述的A类节点和B类节点成间歇式分布；所述的共享缓存12bank的容量为通用架构中的共享缓存的两倍。
[0006]所述的节点个数为16个，包括8个所述的A类节点和8个所述的B类节点。
[0007]所述的本地私有高速缓存LI包括指令缓存和数据缓存。
[0008]本发明的有益效果是:(I)能够保证访问共享缓存12bank的平均距离和通用架构的平均距离一样，从而不会额外增加整个片上网络的访问延时。
[0009](2)本发明在硬件设计过程中，每个共享缓存12bank结构和传统的相同，只不过存储空间增加了一倍，而共享缓存12bank的数目减少为原来的一半，即整个最后一级高速缓存的共享缓存容量和通用架构的相同，用来满足数据存储的需要；但减少了一半的12bank，也就减小了一半的外围硬件开销，例如放大器和译码器的数目我们减少了一半，因此其硬件设计面积亦会有所减少，高速缓存的静态功耗也会降低。
[0010](3)包含共享缓存12bank的节点和不包含共享缓存12bank的节点成间歇式分布，在数据交互的过程中，能够保证公平性，不会带来网络拥堵的问题。
【附图说明】
[0011]图1为常用的片上网络多核处理器架构示意图；
图2为本发明的结构示意图。
【具体实施方式】
[0012]下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
[0013]如图2所示，一种基于共享缓存的片上多核处理器静态架构，它包括η个节点，η为大于O的偶数，所述的节点包括η/2个A类节点和η/2个B类节点；所述的A类节点包括处理核心core、本地私有高速缓存LI和路由器R ;所述的B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存12bank ;所述的节点之间通过路由器进行通信；所述的A类节点和B类节点成间歇式分布；所述的共享缓存12bank的容量为通用架构中的共享缓存的两倍。
[0014]所述的节点个数为16个，包括8个所述的A类节点和8个所述的B类节点。
[0015]所述的本地私有高速缓存LI包括指令缓存和数据缓存。
[0016]从图2中可以看出，不包含共享缓存12bank的A类节点和包含共享缓存12bankB类节点的分布情况，在图中所示的16个节点分布为四行四列，不管从横向或者是纵向，每两个A类节点间都包含一个B类节点，每两个B类节点间都包含一个A类节点；这就是在上文中提到的间歇式分布。
【主权项】
1.一种基于共享缓存的片上多核处理器静态架构，其特征在于:它包括η个节点，η为大于O的偶数，所述的节点包括η/2个A类节点和η/2个B类节点；所述的A类节点包括处理核心core、本地私有高速缓存LI和路由器R ;所述的B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存12bank ;所述的节点之间通过路由器进行通信；所述的A类节点和B类节点成间歇式分布；所述的共享缓存12bank的容量为通用架构中的共享缓存的两倍。
2.根据权利要求1所述的一种基于共享缓存的片上多核处理器静态架构，其特征在于:所述的节点个数为16个，包括8个所述的A类节点和8个所述的B类节点。
3.根据权利要求1所述的一种基于共享缓存的片上多核处理器静态架构，其特征在于:所述的本地私有高速缓存LI包括指令缓存和数据缓存。
【专利摘要】本发明公开了一种基于共享缓存的片上多核处理器静态架构，它包括n个节点，n为大于0的偶数，所述的节点包括n/2个A类节点和n/2个B类节点；A类节点包括处理核心core、本地私有高速缓存L1和路由器R；B类节点包括处理核心core、本地私有高速缓存L1、路由器R和共享缓存l2bank；节点之间通过路由器进行通信；A类节点和B类节点成间歇式分布；所述的共享缓存l2bank的容量为通用架构中的共享缓存的两倍。本发明提供了一种基于共享缓存的片上多核处理器静态架构，在不增加整个片上网络的访问延时和不增加整个片上网络的拥塞程度的基础上，节省了最后一级高速缓存的硬件开销和面积，节省了高速缓存的静态功耗。
【IPC分类】G06F15-167
【公开号】CN104866457
【申请号】CN201510302580
【发明人】李嵩, 褚廷斌, 黄乐天, 袁正希
【申请人】电子科技大学
【公开日】2015年8月26日
【申请日】2015年6月4日