从版图数据中抽取逻辑部分版图布线密度的方法
【技术领域】
[0001]本发明涉及集成电路制造领域，特别是涉及一种从集成电路芯片版图数据中抽取逻辑部分版图布线密度的方法。
【背景技术】
[0002]集成电路芯片版图设计结束后工程师都会提供一个GDSII格式的数据文件，该文件包含计算后续流片的MASK所需的各个工艺层次的物理图形信息，只有通过版图编辑工具才能看到版图，如果想计算版图的逻辑部分布线密度，一般采用方法如下:
[0003]I)通过版图编辑工具打开版图数据，然后用手工测量出整个版图逻辑部分的总面积A，再手工测量一下每种逻辑单元的面积a并数出每种逻辑单元的个数η。
[0004]2)利用算式D=(alXnl+a2Xn2+...)/A，计算出布线密度。
[0005]上述方法对于门数多面积大的芯片很难实现；而对于面积小门数少的芯片实现起来效率很低，并且准确度不高，误差能达到20%左右，不能快速准确的帮助工程师对芯片版图面积的利用率进行有效分析。
【发明内容】
[0006]本发明所要解决的技术问题是提供一种在只提供标准的版图GDSII数据的前提下能提取出集成电路芯片逻辑部分版图布线密度的方法。
[0007]为解决上述技术问题，本发明从版图数据中抽取逻辑部分版图布线密度的方法，包括:
[0008]I)根据逻辑单元的命名规律从版图GDSII数据中统计出逻辑单元的种类t和每个种类所包含的逻辑单元个数n，并测量出版图逻辑部分总共占有的面积A ；
[0009]2)从版图数据文件中抽取出步骤I)所统计出的各种类每个逻辑单元的面积a ；
[0010]每个逻辑单元的版图都有一层标识层来划定该单元所占用的面积，根据这个标识层的数据，就能够计算得到每种逻辑单元的面积a。
[0011]3)利用下述公式计算版图逻辑部分计算布线密度:
[0012]D= (a【tl】Xn【tl】+a【t2】Xn【t2】+…+a【tn】Xn【tn】)/AX 100%。
[0013]⑶SII是物理版图数据的一种标准格式，包含各个版图层次的图形信息。
[0014]本发明从集成电路芯片版图数据中抽取逻辑部分版图布线密度的方法，在只有最终版图数据的情况下能准确分析芯片版图的布线密度，利用布线密度能计算出版图面积利用率，分析版图面积缩小的可能。本发明的方法结果准确，操作简单，能节约设计成本，提高设计效率。
【附图说明】
[0015]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0016]图1是本发明的流程示意图。
【具体实施方式】
[0017]本发明从版图数据中抽取逻辑部分版图布线密度的方法一实施例包括:
[0018]I)根据逻辑单元的命名规律从版图GDSII数据中统计出逻辑单元的种类t和每个种类所包含的逻辑单元个数n，并测量出版图逻辑部分总共占有的面积A ；
[0019]2)从版图数据文件中抽取出步骤I)所统计出的各种类每个逻辑单元的面积a ；
[0020]每个逻辑单元的版图都有一层标识层来划定该单元所占用的面积，根据这个标识层的数据，就能够计算得到每种逻辑单元的面积a。
[0021]3)利用下述公式计算版图逻辑部分计算布线密度:
[0022]D= (a【tl】Xn【tl】+a【t2】Xn【t2】+…+a【tn】Xn【tn】)/AX 100%。
[0023]其中，【tl】?【tn】标识逻辑单元的各个种类；
[0024]4)将前述步骤的操作写到可执行文件Density, pi中，这个脚本文件完成以下五个方面的内容:
[0025]a)统计逻辑单元种类和个数；
[0026]b)测量每种逻辑单元的面积；
[0027]c)计算出所有逻辑单元面积的和；
[0028]d )测量出版图中逻辑部分版图的面积；
[0029]e)利用算式计算出版图逻辑部分的布线密度D。
[0030]在需要计算逻辑部分版图布线密度时，执行脚本Density.pl，即可得到版图逻辑部分的布线密度。上述实施例能够在只有版图GDSII格式数据的情况下，通过编写脚本文件对其进行数据抽取和计算，从而得到很精准的逻辑部分的版图的布线密度，为芯片面积利用率的分析提供可靠的数据。通过该脚本文件得到的逻辑部分版图的布线密度的误差能够从原来的20%减小到现在的2%。
[0031]以上通过【具体实施方式】和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种从版图数据中抽取逻辑部分版图布线密度的方法，其特征是，包括: 1)根据逻辑单元的命名规律从版图GDSII数据中统计出逻辑单元的种类t和每个种类所包含的逻辑单元个数n，并测量出版图逻辑部分总共占有的面积A ； 2)从版图数据文件中抽取出步骤I)所统计出的各种类每个逻辑单元的面积a； 3)利用下述公式计算版图逻辑部分计算布线密度:D= (a [ti] Xn [ti]+a【t2】Xn【t2】+…+a【tn】Xn [tn3) /AX 100%。
【专利摘要】本发明公开了一种从版图数据中抽取逻辑部分版图布线密度的方法，包括：统计逻辑单元种类t，每个种类包含的逻辑单元个数n，测量版图逻辑部分总共占有的面积A；统计出的各种类每个逻辑单元的面积a；计算出逻辑部分版图布线密度。本发明从版图数据中抽取逻辑部分版图布线密度的方法在只有最终版图数据的情况下能准确分析芯片版图的布线密度，利用布线密度能计算出版图面积利用率，分析版图面积缩小的可能。本发明的方法结果准确，操作简单，能节约设计成本，提高设计效率。
【IPC分类】G06F17-50
【公开号】CN104750891
【申请号】CN201310739515
【发明人】梁影, 周喆
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年7月1日
【申请日】2013年12月27日