忆容器的实现电路以及任意阶次忆容器电路的实现方法
【技术领域】
[0001] 本发明涉及记忆性电路元件的结构领域，特别涉及一种磁控式忆容器的实现电路 以及任意阶次的磁控式忆容器电路的实现方法。
【背景技术】
[0002] 1971年，美国伯克利大学的蔡少棠教授分析了基础电子器件的电压、电流、电荷和 磁通对称性后，提出应该存在第四种电子器件，即忆阻器。忆阻器的电阻与历史状态有关， 具有记忆能力。2008年，由HP实验室的科学家StanleyWilliams领导的团队在极其严格 的实验条件下得到了忆阻器的物理实现。
[0003] 近年来，类似忆阻器具有记忆效应的电子器件或系统被陆续发现，如忆容器、忆感 器等。这些器件的状态变量表现出明显的记忆效应，其状态变量关系曲线具有迟滞性。忆 容器中体现这种滞回关系的是q-v曲线。目前国内外学者对记忆系统的研宄主要集中在忆 阻器上，对忆容器和忆感器的研宄较少，很多已知的忆容器结构都是在忆阻器的基础上变 换得出，结构复杂。
[0004] 公开于该【背景技术】部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应 当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
【发明内容】
[0005] 本发明的目的在于提供一种忆容器的实现电路，从而克服在忆阻器的基础上变换 得出的忆容器结构复杂的缺点。
[0006] 为实现上述目的，本发明提供了一种一阶忆容器的实现电路，包括：第一运算放大 器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器 以及第一乘法器；所述第一运算放大器的正相输入端与所述第一乘法器的第一输入端以及 所述电流反馈运算放大器的TZ端相连，所述第二运算放大器的输出端与所述第一乘法器 的第二输入端相连，所述第一电容的一端与所述第二运算放大器的输出端相连；所述第二 运算放大器的反相输入端与所述第一电容的另一端以及所述电阻的一端相连，所述反馈电 阻与所述第一电容并联，所述第一运算放大器的输出端与所述电阻的另一端以及所述第一 运算放大器的反相输入端相连，所述电流反馈运算放大器的反相输入端与所述第二电容的 一端相连，所述第二电容的另一端与所述第一乘法器的输出端相连，所述第三电容的一端 与所述第一乘法器的输出端相连。
[0007] 上述技术方案中，所述电流反馈运算放大器的型号为AD844。
[0008] 本发明的另一目的在于提供一种二阶忆容器的实现电路，从而克服在忆阻器的基 础上变换得出的忆容器结构复杂的缺点。
[0009] 为实现上述目的，本发明提供了一种二阶忆容器的实现电路，在所述第一乘法器 之后添加第二乘法器，所述第一乘法器的两个输入端与所述第二运算放大器的输出端相 连，所述第二乘法器的一个输入端与所述第一乘法器的输出端相连，所述第二乘法器的另 一个输入端与所述第一运算放大器的正相输入端相连，所述第二乘法器的输出端与所述第 二电容和所述第三电容的一端相连。
[0010] 本发明的另一目的在于提供一种采用上述二阶忆容器的实现电路的任意阶次忆 容器电路的实现方法，从而克服在忆阻器的基础上变换得出的忆容器结构复杂的缺点。
[0011] 为实现上述目的，本发明提供了一种采用上述二阶忆容器的实现电路的任意阶次 忆容器电路的实现方法，包括在所述第二乘法器后继续增加到N个乘法器以对应成为N阶 忆容器电路。
[0012] 与现有技术相比，本发明具有如下有益效果：
[0013] 1.本发明中的忆容器的实现电路以及任意阶次忆容器电路的实现方法，测量电路 所得的q_v曲线符合磁控式忆容器表现出的明显的记忆效应，其状态变量关系曲线具有滞 回性，因此，该实现电路相当于一个磁控式忆容器。
[0014] 2.电路结构简单，参数调节方便。
[0015] 3.改变乘法器的数量，即可对应实现任意阶次磁控式忆容器电路。
【附图说明】
[0016] 图1是根据本发明的一阶忆容器电路的电路原理图。
[0017] 图2是根据本发明的二阶忆容器电路的电路原理图。
[0018] 图3是根据本发明的N阶忆容器电路的电路原理图。
[0019] 图4是根据本发明的一阶忆容器电路在正弦电压作用下的q-v特性曲线图。
[0020] 图5是根据本发明的二阶忆容器电路在正弦电压作用下的q-v特性曲线图。
【具体实施方式】
[0021] 下面结合附图，对本发明的【具体实施方式】进行详细描述，但应当理解本发明的保 护范围并不受【具体实施方式】的限制。
[0022] 除非另有其它明确表示，否则在整个说明书和权利要求书中，术语"包括"或其变 换如"包含"或"包括有"等等将被理解为包括所陈述的元件或组成部分，而并未排除其它 元件或其它组成部分。
[0023] 如图1所示，根据本发明【具体实施方式】的一种忆容器的实现电路，包括：第一运算 放大器Ui、第二运算放大器U2、第一电容Ci、第二电容C2、第三电容C3、电阻Ri、反馈电阻Rf、 电流反馈运算放大器AD844以及第一乘法器A1;在该实施例中，电流反馈运算放大器采用 型号为AD844的运算放大器，第一运算放大器％的正相输入端与第一乘法器Ai的第一输入 端以及电流反馈运算放大器AD844的TZ端相连，第二运算放大器％的输出端与第一乘法器 A:的第二输入端相连，第一电容q的一端与第二运算放大器1的输出端相连；第二运算放 大器U2的反相输入端与第一电容Ci的另一端以及电阻Ri的一端相连，第二运算放大器U2 的正相输入端接地电位，反馈电阻Rf与第一电容Ci并联，第一运算放大器的输出端与电阻 札的另一端以及第一运算放大器1的反相输入端相连，电流反馈运算放大器AD844的正相 输入端接地以及电流反馈运算放大器AD844的反相输入端与第二电容C2的一端相连，第二 电容C2的另一端与第一乘法器Ai的输出端相连，第三电容C3的一端与第一乘法器Ai的输 出端相连，另一端接地电位，其中将第一运算放大器A的正相输入端和第三电容C3的接地 一端引出作为等效忆容器电路的输入端口。
[0024] 上述为一阶忆容器的实现电路，下述对实现电路的忆容器滞回特性进行验证，在 图1中，根据运算放大器积分电路的性质，可以得到第二运算放大器％的输出端电压为：
[0025]
【主权项】
1. 一种忆容器的实现电路，其特征在于，包括：第一运算放大器、第二运算放大器、第 一电容、第二电容、第=电容、电阻、反馈电阻、电流反馈运算放大器W及第一乘法器；所述 第一运算放大器的正相输入端与所述第一乘法器的第一输入端W及所述电流反馈运算放 大器的TZ端相连，所述第二运算放大器的输出端与所述第一乘法器的第二输入端相连，所 述第一电容的一端与所述第二运算放大器的输出端相连；所述第二运算放大器的反相输 入端与所述第一电容的另一端W及所述电阻的一端相连，所述反馈电阻与所述第一电容并 联，所述第一运算放大器的输出端与所述电阻的另一端W及所述第一运算放大器的反相输 入端相连，所述电流反馈运算放大器的反相输入端与所述第二电容的一端相连，所述第二 电容的另一端与所述第一乘法器的输出端相连，所述第=电容的一端与所述第一乘法器的 输出端相连。
2. 根据权利要求1所述的实现电路，其特征在于，所述电流反馈运算放大器的型号为 AD844,所述第二电容与所述第S电容的电容值相等。
3. -种采用权利要求1所述忆容器的实现电路的二阶忆容器的实现电路，其特征在 于，在所述第一乘法器之后添加第二乘法器，所述第一乘法器的两个输入端与所述第二运 算放大器的输出端相连，所述第二乘法器的一个输入端与所述第一乘法器的输出端相连， 所述第二乘法器的另一个输入端与所述第一运算放大器的正相输入端相连，所述第二乘法 器的输出端与所述第二电容和所述第=电容的一端相连。
4. 一种采用权利要求3所述二阶忆容器的实现电路的任意阶次忆容器电路的实现方 法，其特征在于，包括在所述第二乘法器后继续增加到N个乘法器W对应成为N阶忆容器电 路。
【专利摘要】本发明公开了一种忆容器的实现电路，包括第一运算放大器、第二运算放大器、第一电容、第二电容、第三电容、电阻、反馈电阻、电流反馈运算放大器以及第一乘法器；忆容器的实现电路由上述部件相互连接而成，测量电路所得的q-v曲线符合磁控式忆容器表现出的明显的记忆效应，其状态变量关系曲线具有滞回性，因此，该实现电路相当于一个磁控式忆容器，且电路结构简单，参数调节方便。
【IPC分类】G06F17-50
【公开号】CN104573183
【申请号】CN201410750766
【发明人】陆益民, 金麒麟, 黄险峰
【申请人】广西大学
【公开日】2015年4月29日
【申请日】2014年12月9日