专利名称：存储设备的增强型噪音预测最大似然数据检测方法和设备的利记博彩app
技术领域：
本发明涉及用于检测数据的方法和设备，更具体地涉及一种在直接存取存储设备中用于增强型噪音预测最大似然(NPML)数据检测的噪音预测数据检测方法和设备。
一种部分响应最大似然(PRML)检测通道有利地用于完成盘上数字数据的高数据密度读写。美国专利4,786,890公开了一种使用运行长度有限(RLL)码的Ⅳ类PRML通道。所公开的部分响应通道多项式等于(1-D2)，其中D是一位间隔延迟运算符及D2是两位间隔延迟运算符，以及通过读取输入波形并且从中减去延迟两位间隔后的同一波形来得到通道响应输出波形。利用一个(0,k=3/k1=5)PRML调制代码将8位二进制数据编码为由9位代码序列组成的代码字，其中代码序列中允许的连续零的最大数k为3以及全偶数或全奇数序列中连续零的最大数k1为5。在盘驱动器中已经在PRML检测通道中实施了各种改进。
例如，1993年3月23日授予Richard L.Galbraith并且转让给现受让人的美国专利5,196,849公开了一种用于为PRML数据通道将预定位数的二进制数据编码为具有预定位数的代码字。公开了具有最多数量的“1”和运行长度约束(0,8,12,∞)和(0,8,6,∞)的变化率8/9块代码，用于提供定时和增益控制以及对PRML检测通道中失均衡效果的减低敏感度。
1995年8月3日授予Richard L.Galbraith,Gregory J.Kerwin和JoeM.Poss并且转让给现受让人的美国专利5,233,482公开了一种用于在PRML数据通道的数据检测中进行热粗糙度补偿的方法和设备。1995年6月20日授予Jonathan D.Coker,Richard L.Galbraith等人并且转让给现受让人的美国专利5,426,541提供了用于在PRML数据通道的数据检测中进行自均衡调整布置的例子。1997年4月8日授予Jonathan D.Coker等人并且转让给现受让人的美国专利5,619,539公开了用于直接存取存储设备(DASD)中的部分响应最大似然(PRML)，扩展部分响应最大似然(EPRML)及Viterbi数据检测的方法和设备。
当检测器输入信号是加性白高斯噪音(AWGN)时，最大似然序列检测是一种最佳检测方法。当PW50用户位密度＞2T时，由于系统噪音的显著着色，部分响应最大似然(PRML)Ⅳ类检测器不是最佳。在最大似然序列检测器(MLSD)例如Viterbi检测器的输入信号中的这个着色噪音使通道的软误差率(SER)性能变坏。需要一种能够提供较好性能的不同检测方法。
本发明的目的是提供一种用于在直接存取存储设备中进行增强型噪音预测最大似然(NPML)数据检测的改进的噪音预测数据检测方法和设备。希望提供这类方法和设备而基本上没有负面效应；以及提供能够克服现有技术中某些缺点的这类方法和设备。
简而言之，本发明能够通过提供一种直接存取存储设备中用于增强型噪音预测最大似然(NPML)数据检测的噪音预测数据检测方法和设备而达到此目的。来自直接存取存储设备的数据通道中的数据信号送至最大似然检测器，后者提供一个估计的序列信号。其频率响应为(1+αD)/(1-βD2)的噪音消除滤波器接收一个组合的估计序列信号和数据信号以及提供一个噪音滤波信号。匹配和误差事件滤波器接收噪音滤波信号以及提供误差事件滤波信号。误差校正单元自最大似然检测器中接收该估计序列信号以及接收误差事件滤波信号以及提供误差校正估计序列信号。
从以下的附图中阐述的本发明优选实施例的详细描述中可以很好地理解本发明及以上和其他目的和优点，附图中
图1是实施本发明的直接存取存储设备(DASD)的原理图；图2A是图1中实施本发明的直接存取存储设备(DASD)的数据通道的框图；图2B是用于阐述图2A的示例性Viterbi检测器实施例的原理图3A是图2A中实施本发明的增强型噪音预测最大似然(NPML)检测器的框图表示；图3B是图3A中增强型噪音预测最大似然(NPML)检测器内包括2-L和4-L误差事件滤波器在内的滤波器的操作的示例性功能图；图3C是用于阐述本发明的图2A中数据通道的双交错Viterbi和双交错增强型噪音预测最大似然(NPML)检测器的框图；图4A是用于阐述图3A中增强型噪音预测最大似然(NPML)检测器的示例性极吸收滤波器，极匹配滤波器和2-L误差滤波器功能的原理和框图表示；图4B是用于阐述图4A中示例性极吸收滤波器，极匹配滤波器和2-L误差滤波器功能的存储单元的示例性初始值的图表；图5是用于阐述图3A中增强型噪音预测最大似然(NPML)检测器的选代的极吸收滤波器，极匹配滤波器和2-L误差滤波器功能的原理和框图表示；图6是用于阐述图3A中增强型噪音预测最大似然(NPML)检测器的零吸收滤波器，零匹配滤波器及2-L和4-L误差滤波器功能的原理和框图表示；图7A和7B一起提供用于阐述图3A中增强型噪音预测最大似然(NPML)检测器的误差校正单元的原理和框图表示；图8A和8B分别阐述理想型总有效2-L和4-L误差检查FIR滤波器响应；及图8C和8D分别阐述图3A中增强型噪音预测最大似然(NPML)检测器中2-L注入误差输入信号和4-L注入误差输入信号所得的2-L和4-L误差检查信号。
现在参照附图，图1中阐述一个直接存取存储设备(DASD)，它一般标为100，包括一个盘104的组102，每个盘具有至少一个磁面106。各盘104彼此平行地安装以便同时由一个集装的轴和电动机部件108来转动。通过可沿转动盘面106的径向路径移动的相应传感器头部件110来从盘面106读取或向盘面106写入每个磁盘面106上的信息。
每个传感器头部件110由一个臂112支撑。各臂112固定在一起以便同时地由一个音圈马达(VCM)磁铁部件114作枢轴转动。加于VCM磁铁部件114上的驱动信号将臂112一致地移动以将传感器头部件110的位置对准盘面106上写入或读取信息的信息存储道。如图1中所示，电子卡116与DASD 100的机座118安装在一起。本发明的利用并不局限于具体DASD构造的细节。
现参照图2A，其中显示了DASD 100中可用的部分响应最大似然(PRML)通道200的框图，DASD 100包括一个本发明的增强型噪音预测最大似然(NPML)数据检测器202。根据本发明的特征，增强型噪音预测最大似然(NPML)数据检测器202提供的优点是噪音预测检测而不会破坏PRML通道200的功能。
准备写入的数据加于编码器204上以便提供一个具有预定运行长度约束的调制编码输出信号。预编码器206跟随于编码器204之后，编码器204由运算1/(1D2)所描述，其中D是单位延迟运算符及符号用于表示模2加。模2加可看作“异或”运算。连至预编码器206的PRML预计算器208提供一个送至写电路210的调制二进制脉冲信号，写电路210提供调制写电流以便写至盘面。在头和盘块212处获得一个由(1-D2)运算所描述的模拟读取信号。读取信号加于可变增益放大器(VGA)214上，以及放大的读取信号加于低通滤波器216上。滤波的读取信号由模数转换器(ADC)218转换为数字形式，该ADC提供例如64个可能的6位采样值。ADC 218的采样信号加于数字滤波器220例如十抽头有限脉冲响应(FIR)数字滤波器上。来自数字滤波器220的滤波信号是Ⅳ类部分响应(PR4)信号。
该PR4信号输入至两个平行路径。来自数字滤波器220的滤波的PR4信号加于Viterbi检测器222上以及加于本发明的增强型噪音预测最大似然(NPML)数据检测器202上。Viterbi检测器222的输出信号也加于增强型噪音预测最大似然(NPML)数据检测器202上以便完成数据回读的最大似然(ML)检测过程。
图2B阐述图2A的数据通道200的示例性Viterbi检测器222。应该理解，本发明不限于使用Viterbi检测器222。本发明的特征可用于其他最大似然检测器。
根据本发明的特征，本发明的增强型噪音预测最大似然(NPML)数据检测器202提供来自最大似然检测器例如传统PRML Viterbi检测器222的估计序列输出数据的误差校正。除有效地以最小修改适用于DASD数据通道200之外，增强型噪音预测最大似然(NPML)数据检测器202可以有利地由图3C中所示的双交错实施例实施于实体部分中。每个交错能够有利地运行于一半位率，允许很高速的最大可能数据率。
现参照图3A，其中显示了本发明的增强型噪音预测最大似然(NPML)数据检测器202的框图功能表示。来自数字滤波器220的PR4滤波的信号加于一个连至相加功能单元304的匹配延迟单元302。匹配延迟单元302提供与Viterbi检测器222相同的时间延迟。来自Viterbi检测器222的输出信号通过一个延迟功能单元D2306加于相加器304上。来自相加器304的合并信号加于消除滤波器308上。
根据本发明的特征，增强型噪音预测最大似然(NPML)数据检测器202利用一个具有一般频率响应形式1+αD1-βD2]]>的消除滤波器308。
一般而言，α和β两者的值是所选小于1的非零值。图4A或图5和图6中显示了消除滤波器308的示例性实施例。消除滤波器308的输入信号由匹配延迟单元306的延迟PR4输出信号减去Viterbi估计序列或连至两位延迟功能单元(D2)306的标准PR4 Viterbi检测器222的结果来导算所得。消除滤波器308的输出信号表示具有最小功率的漂白的或消除的噪音以使误差事件更可辨认。匹配滤波器结构310和多个预定误差事件滤波器(#1-#N)312用于在由消除滤波器308将噪音漂白之后识别最可能的主要误差事件。图3B和3C阐述增强型噪音预测最大似然(NPML)数据检测器202的示例性实施例，检测器202包括一对误差事件滤波器312，用于识别2长度(2-L)和4长度(4-L)误差事件。至少一个误差事件滤波器312与匹配滤波器310一起使用来识别主要误差事件。
归一化器314将每个误差事件滤波器312连至比较功能单元316，该比较功能单元316通过定时器318设定的定义的定时器窗口检查所有事件滤波器312而得到最大幅值误差事件并将它存储以及记录最大绝对值误差事件的事件类型和极性。新的最大幅值误差事件将定时器318复位。定时器的一端连至比较功能单元316和数据流修改选通门322。来自比较功能单元316的记录事件类型和极性信息加于修改选通门322上。修改选通门用于校正估计序列数据流。修改选通门322的误差校正过的估计序列输出信号加于(1D2)后编码器324上。
参照图3B，提供一个时域表示来阐述增强型噪音预测最大似然(NPML)数据检测器202的操作。时间K处的PR4信号表示为YK减去由(aK-aK-2)表示的PR4 Viterbi检测器60的输出信号，该PR4信号加于极消除器/匹配的/2-L误差结构上，后者实施为图4A中的双交错滤波器结构400或图5中的500。连至消除器/匹配的/误差结构的零消除器/匹配的/4-L误差结构实施为图6中的双交错半数据率滤波器结构600。如图3B中所述，α和β两者都等于0.5。消除滤波器308的用于表示漂白的和最小噪音的极和零滤波输出信号加于匹配极和零滤波器310上，后者在时间上与IIR消除滤波器308相反。将两位或2-L误差滤波器312及4-L转换误差滤波器312阐述为响应于匹配的极和零滤波器310的相应输出信号而用于识别2-L和4-L误差事件。所示倍增因子为1.5的乘法器提供2-L误差检查信号。4-L转换误差滤波器312的输出信号加于延迟功能单元D2上以便提供4-L误差检查信号。2-L误差检查信号和4-L误差检查信号并不是同时到达最大幅值。
图3C阐述由YK、YK-2表示的分别加于双的、偶数和奇数的、交错Viterbi检测器222上的PR4信号以及分别加于增强型噪音预测最大似然(NPML)检测器202的图4A中双的、偶数和奇数的交错极消除器、匹配的和误差结构400上或图5中的500中的一个之上的PR4信号。偶数和奇数的PR4 Viterbi输出信号(AK-24和AK-25)加于图4A中双的、偶数和奇数的交错极消除器、匹配的和误差结构400上或图5中的500上，以及通过相应的延迟功能单元(D2)302、304加于图7A和7B的误差校正单元700上，其中延迟功能单元(D2)302、304是误差事件信号的极性所需。延迟的偶数和奇数的PR4 Viterbi输出信号(AK-26和AK-27)加于图4A中双的、偶数和奇数的交错极消除器、匹配的和误差结构400上或图5中的500上。采样输出信号SKK-35、SKK-36、SKK-37和SKK-34、SKK-35、SKK-36分别从图4A中奇数和偶数的极消除器、匹配的和误差结构400中或图5中的500中加于图6的偶数和奇数的交错余弦/2-L/4-L滤波器结构600上。相应的延迟功能单元(D2)306、308提供相应的延迟采样输出信号SKK-37至偶数交错余弦/2-L/4-L滤波器结构600及提供延迟采样输出信号SKK-36至奇数交错余弦/2-L/4-L滤波器结构600。来自相应的偶数和奇数交错余弦/2-L/4-L滤波器结构600的两个和四个幅值输出信号TMK-40、FMK-44和TMK-39、FMK-43加于误差校正单元700上。误差校正单元700提供一个由(AK-52和AK-51)表示的误差校正估计序列，并且加于图3C的(1-D2)后编码器324上。
图4A阐述一般由参考数字400表示的本发明的组合消除滤波器、极匹配滤波器和2-L误差滤波器功能单元。组合极消除滤波器、极匹配滤波器和2-L误差滤波器功能单元400由图4A中所示四抽头有限脉冲响应(FIR)滤波器所提供。由YK表示的6位(5..0)PR4信号通过延迟功能单元(D24)加于第一相加器404上。PR4 Viterbi输出信号(AK-26和AK-24)加于相加器404上。由RK-24表示的相加器404的6位(5..0)功能等于YK-24+(AK-26-AK-24)。以下的表1阐述相加器404的计算的逻辑实施。相加器404的输出信号加于第二相加器406和延迟功能单元(D8)408上。延迟功能单元(D8)408连至所示具有倍增因子为16的乘法器410以及连至第三相加器412。由LK-24表示的第二相加器406的10位(9..0)输出信号加于延迟功能单元(D2)414上并且通过所示具有倍增因子为2的乘法器416反馈回至相加器406以及通过所示具有倍增因子为1/8或0.125的乘法器418加于第四相加器420上。以下的表2阐述相加器406的计算的逻辑实施。由TK-32表示的第三相加器412的7位(6..-1)输出信号加于由延迟功能单元(D2)424定义的极消除器功能单元上以及加于所示具有倍增因子为0.5的乘法器426上。以下的表3阐述相加器412的计算的逻辑实施。由SKK-34表示的第四相加器412的8位(6..-1)输出信号的三个采样值加于如图3C和6中所示奇数和偶数交错余弦/2-L/4-L滤波器结构600上。以下的表4阐述相加器420的计算的逻辑实施。注意到四个相加器404、406、412和420中的每一个的结果可以不将符号扩展而不进行饱和检查。
图4B阐述增强型噪音预测最大似然(NPML)数据检测器202的极吸收滤波器，极匹配滤波器和2-L误差滤波器功能400的存储单元的示例性初始值。
图5阐述一般由参考字符500所表示的本发明的选代的极吸收滤波器，极匹配滤波器和2-L误差滤波器功能。组合的极消除滤波器、极匹配滤波器和2-L误差滤波器功能单元500由图5中所示无限脉冲响应(IIR)和三抽头有限脉冲响应(FIR)滤波器功能所提供。由YK表示的6位(5..0)PR4信号通过延迟功能单元(D24)502加于相加器504上。PR4 Viterbi输出信号(AK-26和AK-24)加于相加器504上。相加器504的输出信号加于第二相加器506上。第二相加器506定义一个具有饱和检查器508的极消除器功能单元，一个延迟功能单元(D2)510和一个所示其倍增因子为0.5的乘法器512。以下的表5阐述由HK-24表示的饱和检查器508的7位(5..-2)输出信号的计算的逻辑实施。组合的极匹配滤波器和2-L误差事件功能分别由多个延迟功能单元(D2)514、516和518，多个乘法器520、522和524所定义，其中乘法器520、522和524分别具有所示倍增因子0.25、0.25和0.5并且加于相加器526上。由SKK-32表示的相加器526的7位(6..-1)输出信号加于延迟功能单元(D2)上，从而提供由SKK-34表示的7位(6..-1)输出信号。以下的表6阐述相加器526的计算的逻辑实施。
图6阐述增强型噪音预测最大似然(NPML)检测器202的交错余弦/2-L/4-L滤波器结构600。采样输出信号SKK-35、SKK-36、SKK-37加于图6中所示偶数交错余弦/2-L/4-L滤波器结构600上。多个分别具有倍增因子为0.5、1.25和0.5的乘法器602、604和606将采样输出信号SKK-35、SKK-36、SKK-37加于相加器608上。以下的表7阐述标为TLK-36的相加器608的输出信号的计算的逻辑实施。延迟功能单元(D2)610和所示具有倍增因子为1.5的乘法器612提供一个8位双长度归一化输出信号TNK-36并且将其加于符号幅值转换器614上。符号幅值转换器614提供一个9位符号幅值(S,6..0)2-L输出信号TMK-38并且将其加于延迟功能单元(D2)616上，从而提供延迟的9位符号幅值(S,6..0)2-L输出信号TMK-40。以下的表8阐述标为TNK-38的乘法器612的输出信号的计算的逻辑实施。相加器输出信号TLK-36加于第二延迟功能单元616(D2)上以便提供延迟的输出信号TLK-40并且将其加于具有延迟的输出信号TLK-38的相加器620上，从而提供一个8位4-L归一化输出信号FNK-40并且将其加于符号幅值转换器622上。以下的表9阐述标为FNK-40的相加器620的输出信号的计算的逻辑实施。注意到表7、8和9的逻辑实施结果可以不将符号扩展而不进行饱和检查。
图7A和7B阐述图3C中用于增强型噪音预测最大似然(NPML)检测器202的2-L/4-L误差校正的示例性误差校正单元700。示例性误差校正单元700用于存储通过定义的定时器窗口获得的最大幅值误差事件并且记录该最大绝对值误差事件的事件类型和极性。参照图7A，误差校正单元700包括多个比较器702、704、706、708、710和712。比较器702、704分别将8位双长度幅值(6..0)输出信号TMK-39、TMK-40与阈值MV进行比较。比较器706、708分别将8位四长度幅值(6..0)输出信号FMK-43、FMK-44与阈值MV进行比较。比较器710比较8位双长度幅值(6..0)输出信号TMK-40、TMK-39。比较器712比较8位四长度幅值(6..0)输出信号FMK-40、FMK-39。不要求将双长度(2-L)幅值(6..0)输出信号“与”四长度(4-L)幅值(6..0)输出信号进行比较，因为最大幅值2-L和4-L不会同时出现。
TMK-40/阈值比较器704的输出信号加于“与”门714上，该“与”门714的第二输入端连至TMK-40、TMK-39比较器710的输出端。FMK-44/阈值比较器708的输出信号加于“与”门716和“或”门720上，“与”门716的第二输入端连至FMK-40、FMK-39比较器712的输出端。“或”门720的第二输入端连至FMK-43/阈值比较器706。“或”门720的输出端连至“与”门722。“与”门722的第二输入端连至使能4-L误差校正输入端。TMK-40/阈值比较器704的输出信号加于“或”门724上，该“或”门724的第二输入端连至TMK-39/阈值比较器702。“与”门722的输出信号加于“或非”门726上，该“或非”门726的第二输入端连至“或”门724的输出端。
“或非门”726提供一个复位输入信号至2位向上计数器728及一个输入信号至“与门”730。计数器728在计数为‘11’时饱和从而提供‘10’解码输出。定时器计数器728在每个新最大幅值2-L/4-L误差事件时复位。定时器计数器728的输出端提供第二输入信号至“与门”730，从而提供TIMER CONTROL信号。“与门”714和716连至多路复用器732的输入端0、1，从而提供至少一位输入至多路复用器734的输入端0的最小有效位LSB。“或非门”726提供多路复用器734的选择输入信号S。多路复用器提供一个2位(1..0)幅值类型MT输出信号，它通过延迟功能单元(D2)736反馈回至多路复用器734的输入端1。
多个串行连接的多路复用器738、740、742提供延迟功能单元(D2)744的7位(6..0)幅值MV输出信号，它反馈回至多路复用器740的输入端1。一个STATIC THRESHOLD值加于多路复用器742的输入端1。以下的表10阐述图4A的极消除器、匹配的、2-L滤波器结构400的选择位。以下的表11阐述图5的极消除器、匹配的、2-L滤波器结构500的选择位。2-L/4-L幅值TMK-39、TMK-40、FMK-43、FMK-44分别加于多路复用器738的相应输入端0、1、2、3。TMK-39、TMK-40、FMK-43、FMK-44的2-L/4-L符号值分别加于多路复用器746的输入端0、1、2、3，其中多路复用器746连至多路复用器748。多路复用器746、748提供标于延迟功能单元(D2)750的输出端的SIGN CONTROL值，它反馈回至多路复用器748的输入端1。“与门”722的输出信号加于多路复用器732的选择输入端S上，多路复用器738的选择输入端S1上，多路复用器746的选择输入端S1上和多路复用器734的最高有效位MSB输入端上。“或非门”726的输出信号加于多路复用器734、740和748的选择输入端S上。
参照图7B，误差校正单元700包括一个“与门”760，它自图7A接收一个TIMER CONTROL信号及其第二输入端接收一个ENABLECORRECTIONS输入信号，用于允许使用增强型噪音预测最大似然(NPML)检测器202进行校正。倒相器762将来自图7A的SIGNCONTROL输入信号倒相。四选一解码器764在输入端S1、S0处接收来自图7A的延迟功能单元(D2)736的两位(1..0)幅值类型MT输出信号，并且由通过“与门”760的TIMER CONTROL信号进行使能操作。偶数估计序列Viterbi输出信号AK-26加于延迟功能单元(D20)766上，后者通过多个相应的延迟功能单元(D2)774、776和778连至多个串行连接的多路复用器768、770、772。奇数估计序列Viterbi输出信号AK-27加于延迟功能单元(D20)780上，后者通过多个相应的延迟功能单元(D2)788、790和792连至多个串行连接的多路复用器782、784、786。SIGNCONTROL加于多路复用器768、770、772、782、784和786的输入端1上。四选一解码器764输出信号D0加于多路复用器782的选择输入端S上。四选一解码器764的输出信号D1加于多路复用器768的选择输入端S上。四选一解码器764的输出信号D2加于多路复用器784和786的选择输入端S上。四选一解码器764的输出信号D3加于多路复用器770和772的选择输入端S上。
图8A阐述增强型噪音预测最大似然(NPML)检测器202的消除器、匹配的和2-L误差事件滤波器308、310和312的理想型总有效2-L误差检查滤波器响应。
图8B阐述增强型噪音预测最大似然(NPML)检测器202的消除器、匹配的和4-L误差事件滤波器308、310和312的理想型总有效4-L误差检查滤波器响应。
图8C和8D分别阐述增强型噪音预测最大似然(NPML)检测器202中2-L注入误差输入和4-L注入误差输入的所得2-L和4-L误差检查信号。参照图8C和8D两者，可看到2-L误差检查信号和4-L误差检查信号的最大幅值不是同时出现的。在图8C中，对于2-L注入的误差输入信号，当得到显著的4-L误差检查信号时，检测到一个正确的2-L最大幅值误差检查信号。在图8D中，对于4-L注入的误差输入信号，当得到显著的2-L误差检查信号时，检测到一个正确的4-L最大幅值误差检查信号。
表1+/-512 +/-256 +/-128 +/-64+/-32 +/-16 +/-8+/-4+/-2+/-1+/-1/2 +/-1/4Y5K-24 Y4K-24 Y3K-24 Y2K-24 Y1K-24 Y0K-24——AK-24AK-26------ ------ ------ ------ ------ ------R5K-24 R4K-24 R3K-24 R2K-24 R1K-24 R0K-24
表2+/-512 +/-256 +/-128 +/-64+/-32+/-16+/-8+/-4 +/-2 +/-1 +/-1/2 +/-1/4R5K-24 R4K-24 R3K-24 R2K-24 R1K-24 R0K-24——— ——— ——— ——— ——— ———(-16X)R5K-32 R4K-32 R3K-32 R2K-32 R1K-32 R0K-32(2X) L9K-26 L8K-26 L7K-26 L6K-26 L5K-26 L4K-26 L3K-26 L2K-26 L1K-26 L0K-26------ ------ ------ ------ ------ ------ ------ ------------ ------L9K-24 L8K-24 L7K-24 L6K-24 L5K-24 L4K-24 L3K-24 L2K-24 L1K-24 L0K-24
表3+/-512 +/-256 +/-128 +/-64+/-32+/-16+/-8 +/-4 +/-2 +/-1 +/-1/2 +/-1/4(1/2X) T6K-34 T5K-34 T4K-34 T3K-34 T2K-34 T1K-34 T0K-34(-1X)——— ——— ——— ——— ——— ——— ———R5K-32 R4K-32 R3K-32 R2K-32 R1K-32 R0K-32------------------ ------ ------------ ------ ------T6K-32 T5K-32 T2K-32 T3K-32 T2K-32 T1K-32 T0K-32 T-1K-32
表4+/-512 +/-256 +/-128 +/-64+/-32+/-16+/-8 +/-4 +/-2 +/-1 +/-1/2+/-1/4T6K-34 T5K-34 T4K-34 T3K-34 T2K-34 T1K-34 T0K-34 T-1K-34(1/8X) L9K-26 L8K-26 L7K-26 L6K-26 L5K-26 L4K-26 L3K-26------- ------- ------- ------- ------- ------- ------- --------SK6K-34 SK5K-34 SK4K-34 SK3K-34 SK2K-34 SK1K-34 SK0K-34 SK-1K-34
表5+/-128 +/-64+/-32+/-16+/-8 +/-4 +/-2 +/-1 +/-1/2 +/-1/4 +/-1/8+/-1/16Y5K-24 Y4K-24 Y3K-24 Y2K-24 Y1K-24 Y0K-24-----AK-24AK-26(1/2X) H5K-26 H4K-26 H3K-26 H2K-26 H1K-26 H0K-26 H-1K-26------------ ------ ------ ------------ ------------- -------H6K-24 H5K-24 H4K-24 H3K-24 H2K-24 H1K-24 H0K-24 H-1K-24 H-2K-24------------ ------ ------------ ------------- -------(SAT) H5K-24 H4K-24 H3K-24 H2K-24 H1K-24 H0K-24 H-1K-24 H-2K-24
表6+/-128+/-64+/-32+/-16+/-8 +/-4 +/-2 +/-1 +/-1/2 +/-1/4+/-1/8+/-1/16——— ——— ——— ——— ——— ——— ——————H5K-32 H4K-32 H3K-32 H2K-32 H1K-32 H0K-32 H-1K-32 H-2K-32(1/2X) H5K-30 H4K-30 H3K-30 H2K-30 H1K-30 H0K-30 H-1K-30 H-2K-30(1/4X)H5K-28 H4K-28 H3K-28 H2K-28 H1K-28 H0K-28 H-1K-28(1/4X)H5K-26 H4K-26 H3K-26 H2K-26 H1K-26 H0K-26 H-1K-26------- ------- ------- ------- ------- ------- ------- -------SK6K-32 SK5K-32 SK4K-32 SK3K-32 SK2K-32 SK1K-32 SK0K-32 SK-1K-32
表7+/-256 +/-128 +/-64+/-32+/-16+/-8 +/-4 +/-2 +/-1 +/-1/2 +/-1/4 +/-1/8SK6K-36 SK5K-36 SK4K-36 SK3K-36 SK2K-36 SK1K-36 SK0K-36 SK-1K-36(1/4X) SK6K-36 SK5K-36 SK4K-36 SK3K-36 SK2K-36 SK1K-36 SK0K-36(1/2X) SK6K-35 SK5K-35 SK4K-35 SK3K-35 SK2K-35 SK1K-35 SK0K-35 SK-1K-35(1/2X) SK6K-37 SK5K-37 SK4K-37 SK3K-37 SK2K-37 SK1K-37 SK0K-37 SK-1K-37------- ------- ------- ------- ------- ------- ------- --------------TL7K-36 TL6K-36 TL5K-36 TL4K-36 TL3K-36 TL2K-36 TL1K-36 TL0K-36 TL-1K-36
表8+/-256 +/-128 +/-64+/-32+/-16+/-8 +/-4 +/-2 +/-1 +/-1/2+/-1/4+/-1/8TL7K-38 TL6K-38 TL5K-38 TL4K-38 TL3K-38 TL2K-38 TL1K-38 TL0K-38 TL-1K-38(1/2X)TL7K-38 TL6K-38 TL5K-38 TL4K-38 TL3K-38 TL2K-38 TL1K-38------- ------- ------- ------- ------- ------- ------- -------TN7K-38 TN6K-38 TN5K-38 TN1K-38 TN3K-38 TN2K-38 TN1K-38 TN0K-38
表9+/-256 +/-128 +/-64+/-32+/-16+/-8 +/-4 +/-2 +/-1 +/-1/2 +/-1/4 +/-1/8TL7K-38 TL6K-38 TL5K-38 TL4K-38 TL3K-38 TL2K-38 TL1K-38 TL0K-38 TL-1K-38TL7K-40 TL6K-40 TL5K-40 TL4K-40 TL3K-40 TL2K-40 TL1K-40 TL0K-40------- ------- ------- ------- ------- ------- ------- -------FN7K-40 FN6K-40 FN5K-40 FN4K-40 FN3K-40 FN2K-40 FN1K-40 FN0K-40
表10图4A的极消除器、匹配的、2-L滤波器结构400的STATIC THRESHOLD(静态阈值)选择位二进制值LSB中的值00 0011101 29.501 0011110 30.510 0011111 31.511 0100000 32.5表11图5的极消除器、匹配的、2-L滤波器结构500的STATIC THRESHOLD(静态阈值)选择位二进制值LSB中值000010011 19.5010010100 20.5100010101 21.5110100110 22.5虽然已经参照附图中所示本发明实施例的细节描述了本发明，但这些细节不应限制所附权利要求书中所要求的本发明的范围。
权利要求
1．一种用于直接存取存储设备中增强型噪音预测最大似然数据检测的数据检测设备，包括一个来自直接存取存储设备中数据通道的数据信号；一个最大似然检测器，用于接收所述数据信号和提供一个估计序列信号；一个具有频率响应为(1+αD)/(1-βD2)的连至所述最大似然检测器的噪音消除滤波器，用于接收组合的估计序列信号和所述数据信号以及提供一个噪音滤波信号；一个匹配滤波器和至少一个连至所述噪音消除滤波器的误差事件滤波器，用于接收所述噪音滤波信号以及提供一个误差事件滤波信号；及一个误差校正单元，连至所述最大似然检测器以便接收所述估计序列信号以及连至所述匹配的和误差事件滤波器以便接收所述误差事件滤波信号和提供一个误差校正估计序列信号。
2．如权利要求1中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器包括一个无限脉冲响应(IIR)滤波器。
3．如权利要求1或2中所述用于增强型噪音预测最大似然(NPML)数据检测的数据检测设备，其中具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器包括所述α具有一个所选小于1的非零值。
4．如权利要求1至3中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器包括所述β具有一个所选小于1的非零值。
5．如权利要求1至4中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器包括等于(1+0.5D)/(1-0.5D2)的频率响应。
6．如权利要求1至5中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中所述匹配的和误差事件滤波器包括一个匹配滤波器和至少一个预定的误差事件滤波器，每个所述预定误差事件滤波器识别一个主要误差事件。
7．如权利要求1至6中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中所述匹配的和误差事件滤波器包括一个有限脉冲响应(FIR)滤波器。
8．如权利要求1至7中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中所述噪音消除滤波器、匹配的和误差事件滤波器包括一个四抽头有限脉冲响应(FIR)滤波器。
9．如权利要求1至8中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中所述噪音消除滤波器、匹配的和误差事件滤波器包括一个三抽头有限脉冲响应(FIR)滤波器。
10．如权利要求1至9中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中所述连至所述最大似然检测器以便接收所述估计序列信号以及连至所述匹配的和误差事件滤波器以便接收所述误差事件滤波信号和提供所述误差校正估计序列信号的误差校正单元包括一个用于识别预定时间窗口的计数器，用于识别最大幅值误差事件类型和极性的比较器和逻辑功能单元，以及用于校正所述估计序列信号和提供所述误差校正估计序列信号的修改选通门逻辑。
11．如权利要求1至10中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中来自直接存取存储设备中所述数据通道的所述数据信号包括一个Ⅳ类部分响应(PR4)信号。
12．如权利要求11中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中所述最大似然检测器包括一个Viterbi检测器。
13．如权利要求12中所述用于增强型噪音预测最大似然数据检测的数据检测设备，其中所述组合的估计序列信号和所述检测的数据信号由YK-24+(AK-26-AK-24)表示，其中YK-24表示所述Ⅳ类部分响应(PR4)信号及(AK-26-AK-24)表示来自所述Viterbi检测器的所述估计序列信号。
14．一种直接存取存储设备，包括一个数据通道，用于提供一个检测的数据信号；一个最大似然检测器，用于接收所述检测的数据信号及提供一个估计序列信号；一个具有频率响应为(1+αD)/(1-βD2)的连至所述最大似然检测器的噪音消除滤波器，用于接收组合的估计序列信号和所述数据信号以及提供一个噪音滤波信号；一个匹配滤波器和至少一个连至所述噪音消除滤波器的误差事件滤波器，用于接收所述噪音滤波信号及提供一个误差事件滤波信号；及一个误差校正单元，用于连至所述最大似然检测器以便接收所述估计序列信号以及连至所述匹配的和误差事件滤波器以便接收所述误差事件滤波信号和提供一个误差校正估计序列信号。
15．一种用于直接存取存储设备中增强型噪音预测最大似然数据检测的数据检测方法，包括以下步骤接收一个来自直接存取存储设备中数据通道的数据信号；将收到的数据信号加于一个最大似然检测器上以便提供一个估计序列信号；将估计序列信号和收到的数据信号组合起来以便提供组合信号；将组合信号加于一个具有频率响应为(1+αD)/(1-βD2)的噪音消除滤波器上以便提供一个噪音滤波信号；将所述噪音滤波信号加于一个匹配滤波器上和至少一个误差事件滤波器上以便提供一个误差事件滤波信号；及将所述估计序列信号和所述误差事件滤波信号加于一个误差校正单元上以便提供一个误差校正估计序列信号。
16．如权利要求15中所述用于直接存取存储设备中增强型噪音预测最大似然数据检测的数据检测方法，其中所述将估计序列信号和收到的数据信号组合的步骤包括为收到的数据信号提供预定延迟的步骤，所述预定延迟与所述最大似然检测器匹配。
17．如权利要求15或16中所述用于直接存取存储设备中增强型噪音预测最大似然数据检测的数据检测方法，其中所述将组合信号加于一个具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器上以便提供一个噪音滤波信号的步骤包括提供具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器的步骤，其中β具有一个所选小于1的非零值。
18．如权利要求15至17中的一项中所述用于直接存取存储设备中增强型噪音预测最大似然数据检测的数据检测方法，其中所述将组合信号加于一个具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器上以便提供一个噪音滤波信号的步骤包括提供具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器的步骤，其中α具有一个所选小于1的非零值。
19．如权利要求15至18中的一项中所述用于增强型噪音预测最大似然数据检测的数据检测方法，其中所述将组合信号加于一个具有所述频率响应为(1+αD)/(1-βD2)的所述噪音消除滤波器上以便提供一个噪音滤波信号的步骤包括提供具有所述频率响应为(1+0.5D)/(1-0.5D2)的所述噪音消除滤波器的步骤。
20．一种用于直接存取存储设备中增强型噪音预测最大似然数据检测的数据检测方法，包括以下步骤接收一个来自直接存取存储设备中数据通道的Ⅳ类部分响应(PR4)信号；将收到的PR4数据信号加于一个最大似然检测器上以便提供一个估计序列信号；从延迟的PR4数据信号中减去估计序列信号以便提供组合信号；将组合信号加于一个噪音预测最大似然检测器上以便提供一个误差校正估计序列信号，所述噪音预测最大似然检测器包括一个具有频率响应为(1+αD)/(1-βD2)的用于提供一个噪音滤波信号的噪音消除滤波器。
全文摘要
提供一种用于直接存取存储设备(100)中增强型噪音预测最大似然(NPML)数据检测的噪音预测数据检测方法和设备(202)。来自直接存取存储设备(100)中的数据通道的数据信号加于最大似然检测器(222)上以便提供一个估计序列信号。一个具有频率响应为(1+αD)/(1－βD
文档编号G06F11/10GK1315039SQ99810198
公开日2001年9月26日 申请日期1999年8月31日 优先权日1998年8月31日
发明者格埋戈里·S·布什, 罗伊·D·塞迪西彦, 乔纳森·D·库克, 伊万吉罗斯·S·埃尔弗琐, 理查德·L·加尔布雷斯, 戴维·J·斯坦克 申请人:国际商业机器公司