专利名称：一种微机高速数字信号处理板的利记博彩app
技术领域：
本发明属于数字信号处理技术领域，它与微机配合可组成高速数字信号处理系统，对图象、图形、语言、雷达及其它多种信号进行处理。
数字信号处理是一门具有悠久历史的学科，近年来由于VLSI技术的迅猛发展，微机性能的大幅度提高，采用微机配以高速数字信号处理板组成数字信号处理系统，较之采用大、中型数字计算机更为灵活、经济实用。例如PC机配以中国科技大学研制的“快速图象处理板”组成的“快速微机图象处理系统”就是较先进的一种，该板由从处理器1-1、接口控制器1-2、隔离器1-3、存贮器1-4组成，如附图1所示。该板的从处理器与主机PC共用一个存贮器，分时使用存贮器进行数据交换。存贮器1-4的总线与从处理器1-1直接相联，而通过隔离器1-3与主机PC相联。工作时，主机PC首先通过接口控制器1-2断开从处理器1-1与存贮器1-4的联接，同时打开隔离器1-3使主机PC自己与存贮器1-4接通，这时主机PC向存贮器1-4送入数据，直至送数完毕，主机PC立即通过接口控制器1-2发出指令使主机PC自身与存贮器1-4隔离，而接通从处理器1-1与存贮器1-4的联接。从处理器1-1由存贮器1-4中取出数据进行处理，并将处理结果送回存贮器1-4中，待数据处理结束、送毕，主机PC再次通过接口控制器1-2，断开从处理器1-1与存贮器1-4的联接，并打开隔离器1-3，使主机PC与存贮器1-4接通，主机PC由存贮器1-4中取出数据处理结果并送入下一批待处理的数据，开始一个新的处理周期(“快速微机图象处理系统”鉴定会材料硬件研制报告第1至9页，1988.1)。此信号处理板具有编程灵活、益于用户开发等优点，但它尚存在下列之不足1.由于主机与从处理器分时使用公共存贮器，主机访问公共存贮器时，从处理器要等待;从处理器访问公共存贮器时，主机同样要等待，也不能进行数据交换，主从机进行数据交换与从处理器进行数据处理是串行的，总的数据处理时间＝主机传输时间+从处理器处理时间，主、从机物理上的并行性较差，速度低;2.由于并行效率低，增加从处理器数目会进一步降低并行效率，对提高速度效果不大，所以这种处理板不能做成多机系统，这样从机性能再好，速度也不会太高。
本发明的目的是提出一种信号处理板的新方案，实现从处理器的数据处理与其同主机的数据交换并行的多机系统。
本发明的技术要点是1.提出一种信号处理板的新方案，微机主机与从处理器、各从处理器之间均可同时访问公共存贮器，从处理器的数据处理与其同主机之间的数据交换可同时进行。
2.本发明是由多个物理上高度并行的处理器组成的多机系统，各处理器与微机主机之间采用星形互联方式，而各处理器之间则采用流水线联接方式，各处理器与微机主机之间及各处理器之间均采用双端口存贮器作为公共存贮区，以进行数据交换，完成多机之间的同步和通信。
结合附图对本发明进行详细描述本发明由处理器2-11、2-21、……2-n1，双端口存贮器2-12、2-22、2-32、2-42、……2-m2和控制电路构成，如附图2所示。
1.2-11、2-21、……2-nl等各处理器与微机主机之间采用星形联接，各处理器可对不同数据同时执行同一指令流，使大量数据进行同一种算法时，能够将数据分成若干部分，分别由各处理器同时进行处理，以提高处理速度，若处理器为N个，则处理时间可缩短到原来处理时间的1/N;
2.2-11、2-21……2-n1等各处理器之间有一数据流水通道，使本多机系统又可灵活地变为一流水线，各处理器可对同一数据流执行不同的指令，由于流水是在处理器一级而不是在操作一级的，故软件编程灵活性大，可达到任务一级的宏流水，使处理速度大大提高，若处理器为N个，则处理时间也可缩短到原来的1/N;
3.2-11、2-21……2-n1等各处理器与微机主机之间、各处理器之间均采用2-12、2-22、2-32、2-42……2-m2等双端口存贮器作为公共存贮器进行数据交换。这种存贮器具有两套数据和地址线，存贮器两边的CPU(主机与处理器的CPU或处理器与处理器的CPU)可同时随机访问存贮器中的任何单元(但不能同时访问同一单元)。为确保多机之间的高度并行，又不出现同时访问同一单元的情况，可将双端口存贮器分为X个区，存贮器两边的CPU规定必须访问不同的区。例如可将双端口存贮器分为A、B两个区，处理器处理A区的数据并将处理结果送回A区，主机从B区取走上次处理结果并将待处理的新数据送入B区，当处理器送完处理结果、主机送完新的数据时，同时改变主、从两机访问区，即处理器处理B区的数据并将处理结果送回B区，主机从A区取走处理结果并加载新的数据，当处理器送完处理结果、主机送完新数据时，主、从两机再次改换访问区，周而复始。由此不难看出，主机进行数据传输时，从机不必等待，可以进行数据处理，从机进行数据处理时，主机同样不必等待。亦可继续传数，传输和处理不再是串行的，总的处理时间＝Max｛主机传输时间，从机处理时间｝，所以采用双端口存贮器并且按这种区域翻转方式工作，实现了两机高度并行，有效的提高了速度。
4.微机主机到2-11、2-21、……2-n1各处理器之间设有一广播通道，即主机到每个处理器间的双端口存贮器均占用两段主机内存地址，其中一段地址各处理器均一样(另一段各处理器不同)，主机访问这段地址时，可以同时访问所有到各处理器的双端口存贮器，使同样指令同时传送给所有的处理器，这样，多机处理系统执行同样程序时可以一次而不是N次(处理器数为N)传送处理程序，从而提高了主机与处理器之间的传送效率。
5.本发明还可将处理器2-11与外界高速模-数转换器相联，这样不通过主机就可取得待处理的源数据，一则减少系统总线上的数据传输量，二则可进一步加快总处理速度。
6.根据用户的不同需要，待软件开发完成后，本板也可将程序固化其上，脱机运行，自行构成一个高速信号处理器机，以满足体积小、重量轻的需要。
本发明具有以下优点1.速度高。处理速度高，高度量行的多机使处理时间可降为单机的1/N，而每个单机的总处理时间＝Max｛处理，传输｝＜处理+传输;传输速度也高，除传输达到并行外，还可与外界A/D直接相联，提高源数据入板速度。2.结构灵活，星形加流水的结构形式，易于软件编制。3.连线简单、体积小、价格低。
实施例PC机高速图象、图形处理板，此板由双端口存贮器3-11、3-21、3-31，处理器3-12、3-22、局部存贮器3-13、3-23，控制电路3-14、3-24，及PC机接口控制电路3-34组成，如附图3所示。处理器3-12、3-22用2片美国TI公司生产的TMS320C25，本板共用20KB的双端口的存贮器，采用美国IDT公司生产的IDT7132S100，读取时间小于100ns，每片容量为2K×8bits，共用10片，3-11、3-21各用4片，两个端口，一边挂在PC机总线上，另一边分别挂到各自的处理器3-12、3-22总线上，3-31用2片，两个端口分别挂到3-12、3-22处理器总线上，其联接按用户手册的常规接法。主要用来存放程序和中间结果的局部存贮器3-13、3-23容量为16KB，采用美国Inmos公司生产的IMS1423-35高速静态存贮器，读取时间＜35ns，单片容量为4K×4bits，3-13、3-23各用8片，局部存贮器与处理器的联接按用户手册的常规接法。控制电路3-14、3-24为一般常规控制电路。包括存贮器的地址译码、存贮器读写信号、存贮器速度匹配等电路，并分别与其控制的存贮器相联，控制电路还有一个硬件中断产生电路，可以向主机PC及另一个处理器发出中断请求信号INIT，使主机与从机之间，从机与从机之间不仅可通过软件中断方式通信，而且可以通过硬件中断方式通信，方便用户，此外，控制电路中还有另一些计算机中常用的电路，如时钟振荡电路等。PC机接口控制电路3-34产生PC机与本板连接所需的接口信号，如对挂在PC机总线上的双端口存贮器的控制信号(片选、读写等)，向从处理器发出的中断申请信号及RESET信号等，这些电路为常规控制电路。本板的广播通道是通过PC机接口控制电路实现的，它将双端口存贮器3-11、3-21分别映射到PC机内存的两个空间，3-11映射到A000∶0000N～A000～IFFFH(A区)及A000∶6000H～A000∶7FFFH(C区)两块，3-21射映到A000∶2000H～A000∶3FFFH(B区)及A000∶6000H∶A000～7FFFH(C区)两块，当访问A区时，只访问3-11，当访问B区时，只访问3-21，当访问C区时，同时访问3-11及3-21。本板配上一块PCVISION图象输入板或一块KL-GCB图形控制板，在相应软件控制下就在IBMPC机(XT或AT)及其兼容机上分别构成了一个小型高速图象处理系统或一个小型高速图形处理系统。本板的加速效果是十分明显的，详见附表一、二。
附表二:
附图1是快速图象处理板框图1-1从处理器1-2接口控制器1-3隔离器1-4存贮器附图2是本发明原理框图
附图3是PC机高速图象、图形处理系统的信号处理板。
权利要求
1.一种微机高速数字信号处理板的新方案，其特征在于主机与从处理器，各从处理器之间均可同时访问公共存贮器，从处理器的数据处理与其同主机间的数据交换可同时进行。
2.一种微机高速数字信号处理板，由处理器、存贮器、控制电路构成，其特征在于采用多个物理上高度并行的处理器构成多机系统，各处理器与微机主机之间采用星形联接方式，而各处理器之间采用流水线联接方式，各处理器与微机主机之间及各处理器之间均采用双端口存贮器作为公共存贮区进行数据交换。
3.按照权利要求2所说的微机高速数字信号处理板，其特征在于所说的双端口存贮器可分为X区，存贮器两端的主机与处理器或处理器与处理器同时分别访问不同的区并不断轮换，以避免出现同时访问同一单元。
全文摘要
本发明属于数字信号处理技术领域，它与微机配合可组成高速数字信号处理系统，对图象、图形、语言、雷达及其它多种信号进行处理。本发明由多个处理器采用星形加流水的联接方式组成多机系统，具有并行性强速度高，结构灵活易于编程，连线简单、体积小、价格低廉等优点。
文档编号G06F15/16GK1041464SQ8810667
公开日1990年4月18日 申请日期1988年9月22日 优先权日1988年9月22日
发明者邓锋, 吴国威 申请人:清华大学