一种带ps2总线接口的条码解码装置制造方法
【专利摘要】本发明公开了一种带PS2总线接口的条码解码装置，包括：解码芯片、配置保存单元及光学图像传感器，所述配置保存单元及光学图像传感器分别与解码芯片电连接，所述解码芯片包括主控制器模块、解码模块、图像存储单元、曝光控制模块、寄存器存储单元、设置码处理模块及PS2总线接口模块，主控制器模块用于控制解码模块、图像存储单元、曝光控制模块、寄存器存储单元、设置码处理模块及PS2总线接口模块的工作状态及处理流程。本发明带PS2总线接口的条码解码装置能在同一块芯片上实现条码解码功能和PS2总线接口，使电路板的面积小型化，提升抗电磁干扰能力，减低维护难度及产品成本。
【专利说明】一种带PS2总线接口的条码解码装置
【技术领域】
[0001]本发明适用于条码识别领域，特别是涉及一种带PS2键盘接口的条码解码芯片。
【背景技术】
[0002]条码技术是在计算机技术与信息技术基础上发展起来的一门集编码、印刷、识别、数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴起的“物联网”应用中发挥重大的作用。
[0003]目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码，是由平行排列的多个“条”和“空”单元组成，条形码信息靠条和空的不同宽度和位置来表达。一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因此信息容量及空间利用率较低，并且在条码损坏后即无法识别。二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其可以在二维方向上表达信息，因此信息容量及空间利用率较高，并具有一定的校验功能。二维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一维条码堆叠而成，代表性的堆叠式二维条码包括roF417、Code 49,Code 16K等。矩阵式二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括Codeone、Aztec、Data Matrix、OR码、汉信码等。
[0004]现有的条码解码处理一般是利用软件解码的方式实现，需要在处理器中写入实现解码算法的一系列软件程序，软件程序容易被反向工程所破解；由于单个处理器同一时间只能同时针对一种特定类型的条码格式进行解码处理，因此解码速度较慢，不能同时处理多种格式类型的条码；再者，由于实现条码解码的软件算法较为复杂，因此所采用的处理器一般而言为高端的处理器(如32位处理器)，由于高端的处理器价格较为昂贵，因此造成成本升高。或者需要增加处理器来进行PS2总线的模拟实现，这样就需要在条码解码设备电路中增加处理器以及处理器外围的必要模块:RAM、FLASH、接口电路等；这样极大的提高了开发的难度，导致解码设备电路板布局布线困难，导致电路板的面积无法小型化；导致抗电磁干扰能力差，导致生产装配复杂、维修难度大；并且大大增加了产品的成本。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种带PS2总线接口的条码解码装置，能在同一块芯片上实现条码解码功能和PS2总线接口功能，所述PS2总线接口模块无需挂CPU就能实现与外部设备的连接，使电路板的面积小型化，提升抗电磁干扰能力，减低维护难度及产品成本。
[0006]为解决上述技术问题，本发明提供的一种带PS2总线接口的条码解码装置，包括:解码芯片、配置保存单元及光学图像传感器，所述配置保存单元及光学图像传感器分别与解码芯片电连接，所述解码芯片包括:
[0007]曝光控制模块，用于控制光学图像传感器的工作状态；
[0008]图像存储单元，用于存储所述图像传感器送来的条码图像数据；
[0009]寄存器存储单元，包括控制寄存器和状态寄存器，所述控制寄存器用于暂存命令，所述状态寄存器用于暂存各模块处理的结果和信息；
[0010]解码模块，用于对所述图像存储单元中的条码图像数据进行并行解码；
[0011]PS2总线接口模块，包括PS2键盘功能模块及至少一个主PS2接口模块，用于与上位机进行通?目;
[0012]主控制器模块，与所示控制解码模块、图像存储单元、曝光控制模块、寄存器存储单元及PS2总线接口模块电连接，用于所述控制解码模块、图像存储单元、曝光控制模块、寄存器存储单元及PS2总线接口模块的工作状态及处理流程。
[0013]优选的，还包括设置码处理模块，所述设置码处理模块与所述寄存器存储单元及所述主控制器模块之间相互电连接，用于使用设置条码对寄存器存储单元进行读写控制，并实现将寄存器存储单元中的信息回写到外挂的配置保存单元中。
[0014]优选的，所述解码模块包括TOF417条码解码模块、DM条码解码模块、QR条码解码模块、汉信条码解码模块、一维条码解码模块及RSS条码解码模块。
[0015]优选的，所述TOF417条码解码模块、DM条码解码模块、QR条码解码模块、汉信条码解码模块、一维条码解码模块及RSS条码解码模块为并行解码。
[0016]优选的，所述PS2总线接口模块还包括一个从PS2接口模块，用于外接键盘，接收键盘数据和转发所述上位机命令。
[0017]优选的，还包括触发按键，所述触发案件与主控制器模块电连接，用于开启所述曝光控制模块。
[0018]优选的，所述PS2总线接口模块通过PS2总线与外部设备进行通信。
[0019]优选的，所述PS2总线由数据线和时钟线组成。
[0020]优选的，所述外部设备为台式计算机、掌上电脑、服务器、嵌入式系统或手机。
[0021]优选的，所述从PS2接口模块与主PS2接口模块并行连接到所述PS2键盘功能模块。
[0022]本发明一种带PS2总线接口的条码解码装置，能在同一块芯片上实现条码解码功能和PS2总线接口功能，所述PS2总线接口模块无需挂CPU就能实现与外部设备的连接，使电路板的面积小型化，提升抗电磁干扰能力，减低维护难度及产品成本。
【专利附图】
【附图说明】
[0023]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0024]图1是本发明带PS2总线接口的条码解码装置结构示意图；
[0025]图2-图3是本发明带PS2总线接口的条码解码装置第一实施例结构示意图；
[0026]图4是本发明带PS2总线接口的条码解码装置第二实施例结构示意图；
[0027]图5是本发明带PS2总线接口的条码解码装置第三实施例结构示意图。
[0028]主要附图比较说明:
[0029]解码芯片100配置保存单元200
[0030]图像传感器300主控制器模块101
[0031]解码模块102图像存储单元103
[0032]曝光控制模块104寄存器存储单元105
[0033]设置码处理模块106PS2总线接口模块107
[0034]PS2键盘功能模块1071主PS2接口模块1072
[0035]解码芯片120配置保存单元220
[0036]图像传感器320主控制器模块121
[0037]解码模块122图像存储单元123
[0038]曝光控制模块124寄存器存储单元125
[0039]设置码处理模块126PS2总线接口模块127
[0040]PS2键盘功能模块1271主PS2接口模块1272
[0041]从PS2 接口模块 1273
[0042]解码芯片130配置保存单元230
[0043]图像传感器330主控制器模块131
[0044]解码模块132图像存储单元133
[0045]曝光控制模块134寄存器存储单元135
[0046]设置码处理模块136PS2总线接口模块137
[0047]PS2键盘功能模块1371主PS2接口模块1372
[0048]从PS2接口模块1373触发按键138
【具体实施方式】
[0049]为对本发明的目的、特征及功效能够有更进一步的说明，以下配合附图详述如后。
[0050]如图1-3所示，为本发明带PS2总线接口的条码解码装置，包括解码芯片100、配置保存单元200及光学图像传感器300，所述配置保存单元200及光学图像传感器300分别与解码芯片100电连接；所述配置保存单元200及光学图像传感器300分别与解码芯片100进行双向数据交换。
[0051]解码芯片100包括主控制器模块101、解码模块102、图像存储单元103、曝光控制模块104、寄存器存储单元105、设置码处理模块106及PS2总线接口模块107。
[0052]主控制器模块101，与所示控制解码模块、图像存储单元、曝光控制模块、寄存器存储单元及PS2总线接口模块电连接，用于控制解码模块102、图像存储单元103、曝光控制模块104、寄存器存储单元105、设置码处理模块106及PS2总线接口模块107的工作状态及处理流程。
[0053]解码模块102包括TOF417条码解码模块、DM (Data Matrix)条码解码模块、QR(Quick Response)条码解码模块、汉信条码解码模块、一维条码解码模块及RSS条码解码模块等解码子模块；不同类型的解码子模块用于处理不同条码格式的条码图像，即并行解码，其利用硬件逻辑实现，具体为每一种类型的解码模块首先都会进行各自关键标志的搜索，而后根据关键标志进行条码模块位置点的定位，而后进行浮点灰度计算、二值化、纠错、解码，还原出条码图像中的码词信息。
[0054]曝光控制模块104，通过I2C (Inter-1ntegrated Circuit集成电路总线)控制光学图像传感器300，以控制光学图像传感器300的工作状态。另外，光学图像传感器300的亮度信息可以传给曝光控制模块104，曝光控制模块104根据所获取的亮度信息控制光学图像传感器300的输出图像亮度值，保证解码图像数据的质量；具体为在上电初始化时通过I2C (Inter-1ntegrated Circuit集成电路总线)接口对光学图像传感器300进行初始化配置，配置为手动调整曝光和增益的模式。在启动解码后，曝光控制模块104读取光学图像传感器300输出的图像数据信息，对图像数据进行平均亮度的计算得到当前图像的亮度值，比较当前亮度值和寄存器存储单元105的期望亮度值，当前亮度大于期望亮度时，先减小模拟放大增益值，增益调到最小值后再减小曝光时间值；当前亮度小于期望亮度时，先提高模曝光时间值，曝光时间值调到最大后再增加模拟放大增益时间值；最终将光学图像传感器104输出的图像亮度值迅速调回到期望亮度值上，保证解码图像数据的质量。亮度控制机制包括:全图控制、半图控制、局部控制，来适应不同的应用需求。
[0055]图像存储单元103，用于存储光学图像传感器300送来的条码图像数据，在芯片内部是通过RAM(random access memory随机存取存储器)来实现；可根据寄存器存储单元105的控制寄存器对图像进行X/Y轴镜像或反色处理。
[0056]图像存储单元103中可复制多块的条码图像分别提供给解码模块101中不同的解码子模块同时进行解码，一幅条码的图像可以同时进行TOF714条码解码、DM条码解码、QR条码解码、汉信条码解码、一维条码解码或RSS条码解码模块；一个模块先解到条码，则将停止其他条码解码，所有的信息就按照解码成功的条码进行输出，这样所有条码并行进行解码，原来需要N*6解码时间被缩短为N，大大提高了解码的时间。N为一个解码子模块的解码时间。
[0057]寄存器存储单元105包括控制寄存器和状态寄存器，所述控制寄存器用于暂存命令，并根据特定命令做出特定动作；通过主控制器模块101的调用来控制各模块(解码芯片100内部所有的模块及处理单元，如曝光控制模块104、解码模块102及图形存储单元103等)，同时也将各模块处理的结果和信息送到状态寄存器中；所述状态寄存器用于暂存各模块(解码芯片100内部所有的模块及处理单元，如曝光控制模块104、解码模块102及图形存储单元103等)处理的结果和信息，即暂存数据；曝光控制模块104根据控制寄存器中的期望亮度、最大曝光时间、最大增益值来对光学图像传感器300进行配置，并将光学图像传感器300输出的图像数据进行评估，将评估的信息送入到状态寄存器；解码模块102根据控制寄存器中的各个条码解码开关寄存器配置进行解码，并将解码后的码词类型、纠错等级、解码错误数、条码关键点位置信息反应到状态寄存器中。
[0058]设置码处理模块106，用于使用设置条码对寄存器存储单元105进行读写控制，并实现将寄存器存储单元105中的信息回写到外挂的配置保存单元200中；具体为:主控制器模块101发现当前解出的条码为设置条码后，启动设置码处理单元106分析当前设置条码的合理性，若合理则分析设置条码需要操作的寄存器的地址，需要写入或读出的数据以及写入数据的掩膜，当读出数据时，将当前寄存器的内容按照特定形式的发送到PS2总线接口模块107中；当写入数据时，首先读出当前地址的数据，而后根据掩膜和写入数据改写相应的位后再回写到寄存器存储单元105中，而后将寄存器存储单元105的所有内容依次写入到外挂的配置保存单元200中，同时计算数据校验值，最后将校验值一并写入外挂的配置保存单元200中；若不合理则提示不合理提示音；所述设置条码必须是CODE 128FNC3编码方式。
[0059]PS2总线接口模块107，与主控制器模块101电连接，主控制器模块101通过PS2总线接口模块107与外部设备进行通信，如上位机400，所述外部设备或上位机400为台式计算机、掌上电脑、服务器、嵌入式系统或手机；所述PS2总线接口模块107通过PS2总线(未标出)与上位机400进行通信；所述PS2总线接口模块107包括PS2键盘功能模块1071及主PS2接口模块1072。所述PS2总线由数据线和时钟线组成，数据线和时钟线都是集电极开路的，所以数据线和时钟线上要有一个大的上拉电阻，让PS2总线默认是为高电平。
[0060]PS2键盘功能模块1071在上电响应上位机400初始化:复位命令处理、键盘ID读取命令的处理、错误接收处理、ECHO命令处理；与上位机400建立好通信的通道。解码模块102解码成功后的信息码词通过主控制器模块101发送给PS2键盘功能模块1071条码码词信息，这里的条码码词信息为ASIC码，寄存器存储单元105中国家键盘的配置，选择响应的国家键值表进行查询，将查表得到的键值发送到主PS2接口模块1072的发送缓冲器中。PS2键盘功能模块1071实现三种模式:标准键盘模式、仿真输入键盘模式、仿真控制输入键盘模式，满足不同场合的应用。
[0061]主PS2接口模块1072，将发送缓冲器中键值按照完整的PS2总线的底层协议进行发送，产生通信的时钟信号，时钟频率工作在10K-33K的范围内；所有的数据按字节形式发送，发送的帧结构:I个起始位(总是为O)、8个数据位(地位在前)、I个校验位(奇校验)、I个停止位(总是为I)。校验位是针对数据位进行校验的，如果数据位上包含偶数个1，校验位就会置I ;如果数据位中包含奇数个1，校验位就会置O。数据位中的个数加上校验位总为奇数，用来错误检测。
[0062]配置保存单元200，与所述寄存器存储单元105电连接，用来保存寄存器存储单元105中的控制寄存器和状态寄存器中的配置数据，防止掉电之后再重新上电配置数据丢失。配置保存单元200可用EEPROM或FLASH这类非易失性存储器来实现。配置保存单元200中分两块区域:厂商配置区域和用户配置区域，厂商配置区域中数据由设备厂商进行改写，主要是硬件相关的配置控制信息，出厂前将相应的配置直接写入配置保存单元200。用户配置区域由用户根据需要进行改写，可通过设置条码的发送进行改写。在上电后的初始化过程中，首先将配置保存单元110的数据导入到寄存器存储单元104中，来恢复先前的设置。
[0063]光学图像传感器300可以使用CMOS (互补金属氧化物半导体)或(XD(电荷藕合器件图像传感器)光学图像传感器，用于采集条码图像，并将条码图像的数据传输存入图像存储单元模块103中。
[0064]主控制器模块101实时监测是否有解码触发信号，检测到信号后，开启曝光控制模块104对光学图像传感器300进行控制，从光学图像传感器300获取一帧完整的图像数据，将数据存入图像存储单元103中；而后主控器模块101开始启动解码模块102对图像存储单元103的图像进行解码，根据寄存器存储单元105中的控制寄存器选择性的将AIM ID、TYPE ID (类型识标符号)、自定义前后缀和解码成功的码词信息组装后送入PS2键盘功能模块1071。主控制器模块101协调各个模块进行有序的解码工作。所述解码触发信号具体为:曝光控制模块104，在解码未工作时将外接光学图像传感器300的曝光和增益值设置为合适的固定值，而后开始比对前后两帧图像数据的平均亮度值，平均亮度值得绝对值差大于寄存器存储单元105中的感光阈值后，曝光控制模块104会发出指示信号要求主控制器模块101进行取图解码操作，从而触发解码。实现了通过感受外部光强变化来触发解码的感光模式。
[0065]如图4所示，为本发明带PS2总线接口的条码解码装置第二实施例，包括解码芯片120、配置保存单元220及光学图像传感器320，所述配置保存单元220及光学图像传感器320分别与解码芯片120电连接；所述解码芯片120包括主控制器模块121、解码模块122、图像存储单元123、曝光控制模块124、寄存器存储单元125、设置码处理模块126及PS2总线接口模块127。
[0066]与第一实施例的区别在于，所述PS2总线接口模块127增加一个从PS2接口模块1273，用于外接键盘520，接收键盘数据和转发上位机420命令。具体为:下行通道上，主PS2接口模块1272接收到上位机420下发的控制命令后，剥离出数据由PS2键盘功能模块1271判断是否需要转发给外接键盘520。对于需要转发的命令如点灯命令，由主PS2接口模块1272按照PS2总线协议进行发送给外接键盘520。上行通道上，从PS2接口模块1273实时监控的外接键盘520是否有键值需要上送，剥离出数据由PS2键盘功能模块1271进行发送通道的仲裁:发现当前有条码码词信息正处于上送过程，则通知从PS2接口模块1273抑制外接键盘520的发送，从PS2接口模块1273通过拉低时钟线的方式来抑制键盘520。发现当前正处于键盘键值转发的过程，则推迟条码码词信息的上送。保证单个通道发送数据的完整性。外接键盘的键值最后是由主PS2接口模块1272转发给上位机420的。根据应用的需要可以增加更多从PS2接口模块，从PS2接口模块与主PS2接口模块并行连接到PS2键盘功能t吴块。
[0067]如图5所示，为本发明带PS2总线接口的条码解码装置第三实施例，包括解码芯片130、配置保存单元230及光学图像传感器330，所述配置保存单元230及光学图像传感器330分别与解码芯片130电连接；所述解码芯片130包括主控制器模块131、解码模块132、图像存储单元133、曝光控制模块134、寄存器存储单元135、设置码处理模块136及PS2总线接口模块137。
[0068]与第二实施例的区别在于，增加了触发按键138，用于开启曝光控制模块134，控制光学图像传感器330启动扫描。具体为通过启动触发按键138向主控制器模块131发送扫描命令，主控制器模块131将扫描命令暂存至寄存器存储单元135中的控制寄存器，由此控制曝光控制模块134启动光学图像传感器330启动扫描。
[0069]本发明带PS2总线接口的条码解码装置，在同一块芯片上实现条码解码功能和PS2总线接口功能，所述PS2总线接口模块无需挂CPU就能实现与外部设备的连接，使电路板的面积小型化，提升抗电磁干扰能力，减低维护难度及产品成本。
[0070]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种带PS2总线接口的条码解码装置，包括:解码芯片、配置保存单元及光学图像传感器，所述配置保存单元及光学图像传感器分别与解码芯片电连接，其特征在于，所述解码芯片包括: 曝光控制模块，用于控制光学图像传感器的工作状态； 图像存储单元，用于存储所述图像传感器送来的条码图像数据； 寄存器存储单元，包括控制寄存器和状态寄存器，所述控制寄存器用于暂存命令，所述状态寄存器用于暂存各模块处理的结果和信息； 解码模块，用于对所述图像存储单元中的条码图像数据进行并行解码； PS2总线接口模块，包括PS2键盘功能模块及至少一个主PS2接口模块，用于与上位机进行通?目; 主控制器模块，与所示控制解码模块、图像存储单元、曝光控制模块、寄存器存储单元及PS2总线接口模块电连接，用于所述控制解码模块、图像存储单元、曝光控制模块、寄存器存储单元及PS2总线接口模块的工作状态及处理流程。
2.如权利要求1所述的带PS2总线接口的条码解码装置，其特征在于，还包括设置码处理模块，所述设置码处理模块与所述寄存器存储单元及所述主控制器模块之间相互电连接，用于使用设置条码对寄存器存储单元进行读写控制，并实现将寄存器存储单元中的信息回写到外挂的配置保存单元中。
3.如权利要求1所述的带PS2总线接口的条码解码装置，其特征在于，所述解码模块包括TOF417条码解码模块、DM条码解码模块、QR条码解码模块、汉信条码解码模块、一维条码解码模块及RSS条码解码模块。
4.如权利要求3所述的带PS2总线接口的条码解码装置，其特征在于，所述TOF417条码解码模块、DM条码解码模块、QR条码解码模块、汉信条码解码模块、一维条码解码模块及RSS条码解码模块为并行解码。
5.如权利要求1所述的带PS2总线接口的条码解码装置，其特征在于，所述PS2总线接口模块还包括一个从PS2接口模块，用于外接键盘，接收键盘数据和转发所述上位机命令。
6.如权利要求1所述的带PS2总线接口的条码解码装置，其特征在于，还包括触发按键，所述触发案件与主控制器模块电连接，用于开启所述曝光控制模块。
7.如权利要求1所述的带PS2总线接口的条码解码装置，其特征在于，所述PS2总线接口模块通过PS2总线与外部设备进行通信。
8.如权利要求1所述的带PS2总线接口的条码解码装置，其特征在于，所述PS2总线由数据线和时钟线组成。
9.如权利要求1所述的带PS2总线接口的条码解码装置，其特征在于，所述外部设备为台式计算机、掌上电脑、服务器、嵌入式系统或手机。
10.如权利要求5所述的带PS2总线接口的条码解码装置，其特征在于，所述从PS2接口模块与主PS2接口模块并行连接到所述PS2键盘功能模块。
【文档编号】G06K17/00GK104484692SQ201410820162
【公开日】2015年4月1日 申请日期:2014年12月25日 优先权日:2014年12月25日
【发明者】丁彦郡, 吴志宇, 许健, 蔡小丹 申请人:福建新大陆电脑股份有限公司