一种信号处理卡硬件识别模块设计方法
【专利摘要】本发明公开了一种信号处理卡硬件识别模块设计方法，包括设置在数据采集板卡中的DSP信号处理模块、信号处理卡识别模块；DSP信号处理模块包括TMS320C6713B芯片；信号处理卡识别模块采用DS28CM00芯片；TMS320C6713的I2C接口和DS28CM00的I2C接口串行连接，通过数据总线和时钟信号实现通信；TMS320C6713通过I2C接口读取DS28CM00的序列号，并对比数据库中的记录来判断该数据采集板卡是否是所需要的数据采集板卡。本发明结构简单，利用C6713的I2C接口空闲，采用硬件识别方式，安装硅序列号芯片标示，易于实施，使用方便、灵活，硬件识别加密性强等特点。
【专利说明】一种信号处理卡硬件识别模块设计方法
【技术领域】
[0001] 本发明涉及一种信号处理卡硬件识别模块设计方法，属于电路【技术领域】。
【背景技术】
[0002] 目前越来越多的信号处理系统由大量节点组成，每个节点都需要一个唯一的序号 即ID来表明自己与其他节点的区别。从软件上实现，采用软件驱动采用加密来识别；从硬 件上实现，就需要一个能够提供唯一序号码的芯片，利用存储芯片存储的信息进行数据采 集板卡识别。
[0003] 通过查阅一定的文献和专利资料，目前针对DSP的识别方案手段很少。信号处理 如果采用软件来实现就会影响信号处理的实时性，一般都不会使用软件方案。采用存储芯 片如EEPR0M，甚至可以是微处理器，但是综合对比成本、占用资源数量以及设计调试的便捷 性，通过在数据采集板卡中安装硅序列号芯片标示是最为合适的选择。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种信号处理卡硬件识别模块设计方法，易于 实施，识别性强。
[0005] 为解决上述技术问题，本发明提供一种信号处理卡硬件识别模块设计方法，其特 征是，
[0006] 包括设置在数据采集板卡中的DSP信号处理模块、信号处理卡识别模块；
[0007] DSP信号处理模块包括TMS320C6713B芯片，具有2个多通道缓冲串口、2个多通道 音频串口、SPI和I2C接口；
[0008] 信号处理卡识别模块采用DS28CM00芯片，提供一个绝对唯一的电子硅序列号，并 具有工业标准的I 2C和SMBus总线接口；
[0009] TMS320C6713的I2C接口和DS28CM00的I2C接口串行连接，通过数据总线和时钟 信号实现通信；TMS320C6713设为主设备，DS28CM00设为从设备，TMS320C6713向DS28CM00 发控制指令；
[0010] TMS320C6713通过I2C接口读取DS28CM00的序列号，并对比数据库中的记录来判 断该数据采集板卡是否是所需要的数据采集板卡。
[0011] 数据总线和时钟信号均为双向通信，均通过一个上拉电阻连接至电源；不进行相 互通信时，数据总线和时钟信号都处于高电平，挂接在总线上的器件的输出级是开漏输出 或集电极开路输出，实现与功能。
[0012] TMS320C6713的发控制命令的步骤：首先在总线上发起一个开始条件，即时钟信 号在高期间，数据总线出现一个由高到低的跳变，然后从设备发回一个应答位，主设备继续 进行操作，接着发送控制命令，每发一个地址字节或是数据字节，从设备都要发回一个应答 位，否则通信中断；
[0013] 当TMS320C6713发送完控制命令后，再发送一个停止标志，即在时钟信号为高期 间，数据总线出现一个由低到高的跳变，通信过程结束，命令设置完成。
[0014] 从设备发回的应答位为从设备地址。
[0015] DS28CM00的从设备的地址为7位，传输时是8位，与该地址一起发送的最后一位用 来说明主设备和从设备之间是读操作还是写操作。
[0016] 在SMBus模式下，当DS28CM00检测到数据总线故障情况时，将复位其通信接口。 [0017] 本发明所达到的有益效果：
[0018] 本发明在数据采集板卡中设置了 DSP信号处理部分和信号处理卡识别部分， TMS320C6713通过I2C接口读取DS28CM00的序列号，并对比数据库中的记录来判断该数据 采集板卡是否是所需要的采集板卡。本发明的信号处理卡硬件识别模块具有结构简单，构 思巧妙，利用C6713的I 2C接口空闲，采用硬件识别方式，安装硅序列号芯片标示，易于实 施，使用方便、灵活，硬件识别加密性强等特点。
【专利附图】
【附图说明】
[0019] 图1信号处理卡硬件识别模块原理框图；
[0020] 图 2DS28CM00 接口 电路；
[0021] 图 3C6713 控制 DS28CM00 流程图。
【具体实施方式】
[0022] 下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明 的技术方案，而不能以此来限制本发明的保护范围。
[0023] 本发明公开了一种信号处理卡硬件识别模块设计方法。该模块电路由2个部分组 成：DSP信号处理部分、信号处理卡识别部分，如图1所示，DSP信号处理部分和信号处理卡 识别部分均设置在数据采集板卡中。
[0024] 其工作基本原理是：数据采集板卡中DSP通过I2C接口读取DS28CM00的序列号， 并对比数据库中的记录来判断该采集板卡是否是所需要的采集板卡。
[0025] 实现本次发明的技术方案分析
[0026] DSP信号处理部分设计：
[0027] DSP信号处理芯片采用TMS320C6713B (简称C6713)，它是美国德州仪器公司 (TI)推出的一款32位浮点型高速数字处理器DSP，它可在300MHz的时钟频率下实现 1800MIPS/2400MFL0PS的定点和浮点运算，极大满足了高速数据采集与实时控制系统对信 号处理速度的要求。采用2级Cache结构，片上共有264KX8b存储器。C6713具有丰富 的片上外设设备，已经在图像处理、数字信号处理以及自动控制等领域得到了广泛的应用。 32bit的外部存储器接口（EMIF)可以外接异步设备、外扩存储器设备，并可寻址512M的片 外存储空间，以及丰富的外设接口，包括2个多通道缓冲串口、2个多通道音频串口、SPI和 I 2C等接口满足本次设计的要求。
[0028] 信号处理卡识别部分设计：
[0029] DS28CM00接口硬件电路设计，DS28CM00是一款MAXM公司推出的低成本电子硅序 列号芯片，提供一个绝对唯一的序列号，并具有工业标准的I2C和SMBus总线接口。该序列 号由工厂激光刻蚀，其64位ROM包括48位唯一序列号、8位CRC校验位、8位家族码（70H)。 在SMBus模式下，当DS28CM00检测到总线故障情况时，将复位其通信接口。DS28CM00的 5-Pin S0T23小封装，可以灵活应用在电路板序列号，配件及外设识别中使用。
[0030] TMS320C6713的I2C模块接口可以直接和DS28CM00的I 2C接口连接，串行接口通过 数据总线SDAl和时钟信号SCLl实现通信，电路图2所示。SDAl和SCLl均为双向通信，均通 过一个上拉电阻R105、R104连接至电源D(+3.3V)。不进行相互通信时，两条总线都处于高 电平，挂接在总线上的器件的输出级必须是开漏输出或集电极开路输出，以实现线与功能。 标准模式下DS28CM00的数据传输速率为100Kbps，快速模式下，数据传输速率为400Kbps。
[0031] DS28CM00可工作在两种模式，由C6713通过I2C配置DS28CM00的寄存器。C6713 和DS28CM00接口电路图如图2所示。
[0032] DS28CM00的控制支持I2C控制协议，可以实现C6713对其控制。由于本系统只是 实现C6713向DS28CM00发控制指令，所以DS28CM00设为从设备（slave)，C6713设为主设 备（master)。
[0033] C6713的写控制命令的步骤：首先在总线上要发起一个开始start条件，即时钟 信号SCL在高期间，数据总线SDA出现一个由高到低的跳变，然后DS28CM00发一个从设备 地址，在该系统中为101000,即DS28CM00的从设备的地址，从设备地址为7位，而传输时都 是8位，所以和该地址一起发送的最后一位，是用来说明主设备和从设备，是读操作还是写 操作，在该系统中都是主设备往从设备的写操作，然后从设备发回一个应答位，这样主设备 才可以继续进行操作，接着发送控制命令，每发一个地址字节或是数据字节，从设备都要发 回一个应答位，否则通信将中断，当C6713发送完控制命令后，就要发送一个停止stop标 志，即在时钟信号SCL为高期间，数据总线SDA出现一个由低到高的跳变，这样一次完整的 通信过程结束，命令设置完成。当需要再次设置其他的命令，重复上面的操作。C6713控制 DS28CM00流程图见图3,其具体代码如下分析：
【权利要求】
1. 一种信号处理卡硬件识别模块设计方法，其特征是， 包括设置在数据采集板卡中的DSP信号处理模块、信号处理卡识别模块； DSP信号处理模块包括TMS320C6713B芯片，具有2个多通道缓冲串口、2个多通道音频 串口、SPI 和 I2C 接口； 信号处理卡识别模块采用DS28CM00芯片，提供一个绝对唯一的电子硅序列号，并具有 工业标准的I2C和SMBus总线接口； TMS320C6713的I2C接口和DS28CM00的I2C接口串行连接，通过数据总线和时钟信号 实现通信；TMS320C6713设为主设备，DS28CM00设为从设备，TMS320C6713向DS28CM00发 控制指令； TMS320C6713通过I2C接口读取DS28CM00的序列号，并对比数据库中的记录来判断该 数据采集板卡是否是所需要的数据采集板卡。
2. 根据权利要求1所述的信号处理卡硬件识别模块设计方法，其特征是，数据总线和 时钟信号均为双向通信，均通过一个上拉电阻连接至电源；不进行相互通信时，数据总线和 时钟信号都处于高电平，挂接在总线上的器件的输出级是开漏输出或集电极开路输出，实 现与功能。
3. 根据权利要求1所述的信号处理卡硬件识别模块设计方法，其特征是， TMS320C6713的发控制命令的步骤：首先在总线上发起一个开始条件，即时钟信号在 高期间，数据总线出现一个由高到低的跳变，然后从设备发回一个应答位，主设备继续进行 操作，接着发送控制命令，每发一个地址字节或是数据字节，从设备都要发回一个应答位， 否则通信中断； 当TMS320C6713发送完控制命令后，再发送一个停止标志，即在时钟信号为高期间，数 据总线出现一个由低到高的跳变，通信过程结束，命令设置完成。
4. 根据权利要求1所述的信号处理卡硬件识别模块设计方法，其特征是，从设备发回 的应答位为从设备地址。
5. 根据权利要求3或4所述的信号处理卡硬件识别模块设计方法，其特征是，DS28CM00 的从设备的地址为7位，传输时是8位，与该地址一起发送的最后一位用来说明主设备和从 设备之间是读操作还是写操作。
6. 根据权利要求1所述的信号处理卡硬件识别模块设计方法，其特征是，在SMBus模式 下，当DS28CM00检测到数据总线故障情况时，将复位其通信接口。
【文档编号】G06F13/20GK104360964SQ201410660027
【公开日】2015年2月18日 申请日期:2014年11月18日 优先权日:2014年11月18日
【发明者】杨侃, 张宪起, 陆泉望, 余辉 申请人:中国兵器工业集团第二一四研究所苏州研发中心