专利名称：一种多控多活的存储系统的利记博彩app
技术领域：
本发明涉及计算机应用领域，具体地说是一种多控多活的存储系统。
背景技术：
在传统存储阵列设备中，根据控制器数量的多寡，可分为单控存储设备和双控存储设备。在双控阵列中，控制器的互联通过两个控制器的网络接口通信即可；对后端磁盘资源的管理也采用双链路。但当控制器数量超出2个时，采用直接互联的方式，多控制器和后端磁盘资源的管理就不能实现，必须采用新的模块。本专利多个控制器之间为多条通信链路，多控存储模块即可实现多控制器存储的设计与后端磁盘的统一管理，并实现系统的高可用。
发明内容
本发明的目的是提供一种多控多活的存储系统。本发明的目的是按以下方式实现的，系统包括:控制器数据互联模块、冗余后端存储互联模块、后端接口模块、全局共享缓存模块和数据锁管理机制，其中:
控制器数据互联模块是多控制器存储系统的核心模块，控制器数据互联模块与至少两个数据交换机通过冗余的数据链路连接，且数据交换机均处于激活状态，控制器数据互联模块与每一个数据交换机都有独立的数据链路，其通信方式为控制器将所述待发送特定格式的数据分配给所述所连接的数据交换机，分别向各数据交换机发送分配给该数据交换机的部分系统特定格式的数据，控制器之间控制器为心跳互备状态，数据交换机之间也为心跳互备状态；
冗余后端存储互联模块通过冗余的SAS链路与至少两个后端接口模块连接，后端接口模块通过冗余的SAS链路与磁盘箱连接，控制器数据互联模块与后端接口模块之间，后端模块与磁盘箱之间均为冗余链路，如果某一条链路出现故障时，通过其他路径保持数据链路通畅，通过多个接口模块之间的冗余设计以确保无单点故障；
全局共享缓存模块是多控制器系统结构的关键技术，多个控制器数据互联模块的缓存通过逻辑地址映射技术，把所有缓存单元组织成一个大的全局缓存池提供给所有控制器数据互联模块使用，通过读写锁的并发访问控制技术实现对缓存数据的并发访问控制，实现多控制器数据互联模块之间的Cache —致性。冗余后端存储互联模块首先建立了控制器数据互联模块与至少两个后端接口模块直接冗余的SAS链路连接，保证控制器数据互联模块与后端接口模块直接的点对点的数据路径高可用，其次建立接口模块与磁盘箱之间的冗余路径，保证后端接口模块与磁盘箱之间的点对点的数据路径高可用，同时冗余的接口模块之间的设计能确保后端接口模块无单点故障。数据锁管理机制，提供从数据区域到数据单元两个级别读写访问锁，数据区域读写锁是若干数据单元读写锁的集合，能保证控制器数据互联模块对一组相关的数据单元进行读写操作时的数据一致性和顺序读写操作时的效率，数据单元读写锁是最小粒度的读写锁，用来锁定全局共享缓存模块的单个页面，它将并发访问冲突限制在单个页面，提高了访问的并发度，分层读写锁使控制器数据互联模块既能够使用粗粒度锁实现缓存数据的快速锁定，提高顺序读写操作的效率，又能够通过细粒度锁提高缓存数据的访问并发度，提高数据访问效率。本发明的有益效果是:在硬件方面搭建多控多活的存储系统硬件模块，各主要部件均采用模块设计，控制器数据互联模块与至少两个数据交换机通过冗余的数据链路连接，且数据交换机均处于激活active状态。控制器数据互联模块与每一个数据交换机都有独立的数据链路，其通信方式为控制器数据互联模块将所述待发送特定格式的数据分配给所述所连接的数据交换机，分别向各数据交换机发送分配给该数据交换机的部分系统特定格式的数据。控制器数据互联模块之间为active-active互备状态，数据交换机之间也为active-active互备状态。通过多个接口模块之间的冗余设计以确保无单点故障；用来锁定全局共享缓存模块的单个页面，它将并发访问冲突限制在单个页面，提高了访问的并发度，分层读写锁使控制器数据互联模块既能够使用粗粒度锁实现缓存数据的快速锁定，提高顺序读写操作的效率，又能够通过细粒度锁提高缓存数据的访问并发度，提高数据访问效率。
图1是控制器的数据互联模块 图2是冗余后端存储互联模块 图3是全局共享缓存读写锁结构框图。
具体实施例方式
参照说明书附图对本发明的系统作以下详细地说明。鉴于此，本发明提供了一种数据传输方法和系统，起始控制器向数据交换机发送待同步特定格式的数据，所述数据交换机将待同步特定格式的数据转发至目的控制器。通过这种数据传输模块，实行控制器之间传递控制器状态、控制器缓存、及后端存储等各项系统信息，实现系统同步、服务接管，全局缓存，为系统的高可用提供物理基础。具体设计步骤如下:
系统包括:控制器数据互联模块、冗余后端存储互联模块、全局共享缓存模块和数据锁管理机制，其中:
控制器数据互联模块，是多控制器存储系统的核心模块。该模块各主要部件均采用模块设计，具有良好的可扩展性，客户按需选择，维护、升级、管理简单方便。控制器数据互联模块与至少两个数据交换机通过冗余的数据链路连接，且数据交换机均处于激活active状态。控制器数据互联模块与每一个数据交换机都有独立的数据链路，其通信方式为控制器数据互联模块将所述待发送特定格式的数据分配给所述所连接的数据交换机，分别向各数据交换机发送分配给该数据交换机的部分系统特定格式的数据。控制器数据互联模块之间为active-active互备状态，数据交换机之间也为active-active 互备状态。冗余后端存储互联模块，控制器数据互联模块与至少两个后端接口模块通过冗余的SAS链路连接，后端接口模块通过冗余的SAS链路与磁盘箱连接。控制器数据互联模块与后端接口模块之间、后端模块与磁盘箱之间均为冗余链路，如果某一条链路出现故障时，可以通过其他路径保持数据链路通畅。多个接口模块之间的冗余设计，可以确保无单点故障。全局共享缓存模块，通过逻辑地址映射技术把所有缓存单元组织成一个大的全局缓存池，提供给所有控制器数据互联模块使用。通过共享缓存的读写锁等机制，保证共全局缓存池的性能、可靠性、可用性和可扩展性。多控制器数据互联模块使用读写锁机制访问全局共享缓存池，解决并发数据读写的Cache —致性问题。数据锁管理机制，提供了从数据区域到数据单元两个级别读写访问锁。数据区域读写锁是若干数据单元读写锁的集合，保证了控制器数据互联模块对一组相关的数据单元进行读写操作时的数据一致性和顺序读写操作时的效率。数据单元读写锁是最小粒度的读写锁，用来锁定全局共享缓存模块的单个页面，它将并发访问冲突限制在单个页面，提高了访问的并发度。分层读写锁使控制器既能够使用粗粒度锁实现缓存数据的快速锁定，提高顺序读写操作的效率，又能够通过细粒度锁提高缓存数据的访问并发度，提高数据访问效率。除说明书所述的技术特征外，均为本专业技术人员的已知技术。
权利要求
1.一种多控多活的存储系统，其特征在于系统包括:控制器数据互联模块、冗余后端存储互联模块、后端接口模块、全局共享缓存模块，其中: 控制器数据互联模块是多控制器存储系统的核心模块，控制器数据互联模块与至少两个数据交换机通过冗余的数据链路连接，且数据交换机均处于激活状态，控制器数据互联模块与每一个数据交换机都有独立的数据链路，其通信方式为控制器将所述待发送特定格式的数据分配给所述所连接的数据交换机，分别向各数据交换机发送分配给该数据交换机的部分系统特定格式的数据，控制器之间控制器为心跳互备状态，数据交换机之间也为心跳互备状态； 冗余后端存储互联模块通过冗余的SAS链路与至少两个后端接口模块连接，后端接口模块通过冗余的SAS链路与磁盘箱连接，控制器数据互联模块与后端接口模块之间，后端模块与磁盘箱之间均为冗余链路，如果某一条链路出现故障时，通过其他路径保持数据链路通畅，通过多个接口模块之间的冗余设计以确保无单点故障； 全局共享缓存模块是多控制器系统结构的关键技术，多个控制器数据互联模块的缓存通过逻辑地址映射技术，把所有缓存单元组织成一个大的全局缓存池提供给所有控制器数据互联模块使用，通过读写锁的并发访问控制技术实现对缓存数据的并发访问控制，实现多控制器数据互联模块之间的Cache —致性。
2.根据权利要求1所述的系统，其特征在于冗余后端存储互联模块首先建立了控制器数据互联模块与至少两个后端接口模块直接冗余的SAS链路连接，保证控制器数据互联模块与后端接口模块直接的点对点的数据路径高可用，其次建立接口模块与磁盘箱之间的冗余路径，保证后端接口模块与磁盘箱之间的点对点的数据路径高可用，同时冗余的接口模块之间的设计能确保后端接口模块无单点故障。
3.根据权利要求1所述的系统，其特征在于数据锁管理机制，提供从数据区域到数据单元两个级别读写访问锁，数据区域读写锁是若干数据单元读写锁的集合，能保证控制器数据互联模块对一组相关的数据单元进行读写操作时的数据一致性和顺序读写操作时的效率，数据单元读写锁是最小粒度的读写锁，用来锁定全局共享缓存模块的单个页面，它将并发访问冲突限制在单个页面，提高了访问的并发度，分层读写锁使控制器数据互联模块既能够使用粗粒度锁实现缓存数据的快速锁定，提高顺序读写操作的效率，又能够通过细粒度锁提高缓存数据的访问并发度，提高数据访问效率。
全文摘要
本发明提供一种多控多活的存储系统，在硬件方面搭建多控多活的存储系统硬件模块，各主要部件均采用模块设计，控制器数据互联模块与至少两个数据交换机通过冗余的数据链路连接，且数据交换机均处于激活active状态。控制器数据互联模块与每一个数据交换机都有独立的数据链路，其通信方式为控制器数据互联模块将所述待发送特定格式的数据分配给所述所连接的数据交换机，分别向各数据交换机发送分配给该数据交换机的部分系统特定格式的数据。控制器数据互联模块之间为active-active互备状态，数据交换机之间也为active-active互备状态，通过多个接口模块之间的冗余设计以确保无单点故障。
文档编号G06F3/06GK103106048SQ20131003503
公开日2013年5月15日 申请日期2013年1月30日 优先权日2013年1月30日
发明者王恩东, 葛峰, 李素叶 申请人:浪潮电子信息产业股份有限公司