专利名称：与数据流同步的数据检索电路的利记博彩app
技术领域：
本发明涉及信息处理领域，特别涉及一种与数据流同步的数据检索电路。
背景技术：
数据检索是信息处理的常用运算，涉及信息检索、模式识别、信息安全等领域的诸多应用。数据检索的速度直接关系到这些应用的性能。现有的数据检索可分为软件检索与硬件检索两大类。软件检索只能在每周期比较一个字符的基础上进行，其不足是显而易见的。与软件检索相比，硬件检索可以实现多个字符的并行比较，使检索过程与数据流同步成为可能。其中，以自动机理论为基础的硬件检索技术，由于其针对的是流的串行处理，所以基于该技术的数据检索电路不仅结构复杂，而且并行度不高，检索速度受到明显的限制。为了提高检索速度，现有技术提供了一种字符串检 索电路。具体地，该字符串检索电路基于流水线技术，每一周期可以对已输入电路的η个字节与预先存于字典的样本进行一轮并行比较，但需要用到前一轮的比较结果，而对于m个字节的样本，每一轮所需保存的中间结果就有m个。在实现本发明的过程中，发明人发现现有技术至少存在以下问题众所周知，流水线技术本质上遵循的仍然是数据流的串行处理的程序逻辑，只是将流水线上位置靠后的指令提前执行从而达到一种并行处理的效果而已。为了实现这种“并行”处理，普遍采用预测技术。对于具有N道指令的流水线，其每周期可能的结果数为2N，然后第K道指令需要从2(1^1)个预测中选择正确的预测。这极大地带来了电路的复杂性。
发明内容
0006]考虑到上述方面，本发明想要推出一种与数据流同步的数据检索电路，当待检索数据流过时，仅仅根据当前流过电路的数据与样本数据的并行比较得出比较结果，这种比较是与数据的传输同步的，且完全不需要依赖历史数据。基于此，本发明提供一种与数据流同步的数据检索电路，所述技术方案如下—种与数据流同步的数据检索电路，所述电路包括移位寄存器，用于在时钟信号作用下，每个时钟周期接收输入数据流中的一个数据单元，同时将前一个时钟周期存放的数据移动一个数据单元；样本寄存器，用于预先设置样本数据，所述样本数据包括若干数据单元；模2加运算电路，用于将所述移位寄存器中的数据和所述样本寄存器中的数据进行模2加运算；提取指示寄存器，用于指示所述模2加运算的运算结果中的有效位部分；结果提取与判决电路，用于提取所述模2加运算的运算结果中的有效位部分；并根据所述有效位部分判决是否检索到与所述样本数据一致的数据；若判决为检索到与所述样本数据一致的数据，则产生匹配信号。其中，所述数据单元的宽度大小为1、8或16位。
其中，所述移位寄存器与所述样本寄存器长度相同；而所述样本数据的长度小于或者等于所述样本寄存器的长度。其中，所述模2加运算电路具体用于，将所述移位寄存器中的数据和所述样本寄存器中相对应的数据单元分别进行模2加运算；将所述移位寄存器中的数据和所述样本寄存器中相对应的第i个数据单元进行模2加运算为，
权利要求
1.ー种与数据流同步的数据检索电路，其特征在于，所述电路包括 移位寄存器，用于在时钟信号作用下，每个时钟周期接收输入数据流中的ー个数据单元，同时将前一个时钟周期存放的数据移动一个数据単元； 样本寄存器，用于预先设置样本数据，所述样本数据包括若干数据单元； 模2加运算电路，用于将所述移位寄存器中的数据和所述样本寄存器中的数据进行模2加运算； 提取指示寄存器，用于指示所述模2加运算的运算结果中的有效位部分； 结果提取与判决电路，用于提取所述模2加运算的运算结果中的有效位部分；并根据所述有效位部分判决是否检索到与所述样本数据一致的数据；若判决为检索到与所述样本数据一致的数据，则产生匹配信号。
2.如权利要求I所述的电路，其特征在于，所述数据単元的宽度大小为1、8或16位。
3.如权利要求I所述的电路，其特征在于，所述移位寄存器与所述样本寄存器长度相同；而所述样本数据的长度小于或者等于所述样本寄存器的长度。
4.如权利要求I所述的电路，其特征在于，所述模2加运算电路具体用干， 将所述移位寄存器中的数据和所述样本寄存器中相对应的数据单元分别进行模2加运算；将所述移位寄存器中的数据和所述样本寄存器中相对应的第i个数据単元进行模2加运算为，
5.如权利要求I所述的电路，其特征在于，所述提取指示寄存器具体用干， 预先设置指示所述模2加运算的运算结果的有效部分的指示数据；所述指示数据为，
6.如权利要求5所述的电路，其特征在于，所述结果提取与判决电路具体用干， 将所述模2加运算的运算结果和所述指示数据中相对应位的数据分别进行与运算，提取出所述模2加运算的运算结果中的有效位部分；所述将所述模2加运算的运算结果和所述指示数据中相对应的第i位数据进行与运算为， Ci = Mjfi 将所述与运算的运算结果中每一位数据进行或非计算，根据所述或非计算的运算结果判断是否检索到与所述样本数据一致的数据；所述或非计算为，
7.如权利要求I所述的电路，其特征在于，所述电路还包括计数器与结果缓存电路， 所述计数器用干，对已输入所述移位寄存器的数据单元的个数进行计数， 相应地，所述结果缓存电路用于，当所述结果提取与判决电路产生匹配信号时，缓存所述计数器的当前计数值。
8.如权利要求I所述的电路，其特征在于，所述电路还包括串并转换电路， 所述串并转换电路用于，当所述输入数据流为串行数据流而所述数据単元的宽度为8位或者16位吋，将所述串行数据流转变为与所述数据単元的宽度一致的并行数据流；并将所述并行数据流送入所述移位寄存器。
9.如权利要求7所述的电路，其特征在于，所述电路还包括时钟微调电路， 所述时钟微调电路用于，在保存所述计数器的当前计数值的期间维持所述时钟信号状态不变。
全文摘要
本发明公开了一种与数据流同步的数据检索电路，属于信息处理领域。电路移位寄存器用于在时钟信号作用下，每个时钟周期接收输入的数据流中的一个数据单元，同时将前一个时钟周期存放的数据逐位移动一个数据单元；样本寄存器用于预先设置样本数据，样本数据包括若干数据单元；模2加运算电路用于将移位寄存器中的数据和样本寄存器中的数据进行模2加运算；提取指示寄存器用于指示模2加运算的运算结果中的有效位部分；结果提取与判决电路用于提取模2加运算的运算结果中的有效位部分；并根据有效位部分判决是否检索到与样本数据一致的数据；若判决为检索到与样本数据一致的数据，则产生匹配信号。本电路与数据流同步检索，结构简单。
文档编号G06F7/04GK102736888SQ20121022466
公开日2012年10月17日 申请日期2012年7月2日 优先权日2012年7月2日
发明者程元斌 申请人:江汉大学