专利名称：芯片物理版图的黑盒逻辑验证方法
技术领域：
本发明涉及一种芯片物理版图的验证方法，具体涉及一种芯片物理版图的黑盒逻辑验证方法。
背景技术：
芯片版图设计结束后必须进行电路与版图的逻辑对比(LVS)，以确保版图与电路的一致性。目前市场上有多家EDA(电子辅助设计软件)厂商提供LVS工具。如图I所示，LVS的基本思路是对物理版图进行抽取，将抽取出的电路网表与设计的电路网表进行对比。但是，某些芯片单元(例如IP)无法进行完整的LVS对比。例如，当IP由另一方提供，而该另一方未提供完整的IP内核物理版图，仅提供IP的PIN(输入输出端口)信息。这时，客户只能通过BLACK BOX (黑盒)LVS (Layout Versus Schematic版图与电路图对照)方法，将IP默认为一个黑盒，此时其内部电路将不会被检查，仅检查其输入输出端与周围电路的连接关系。也就是说，在使用空IP进行BLACK BOX LVS时，仅检查IP输入输出端的连接性，但是对于客户芯片电路伸入IP内部的连线，不作任何检查，当BLACK BOX LVS验证通过即当作芯片版图无问题，不在FAB (芯片制造工厂)进行全芯片版图LVS验证就进行流片。这种BLACK BOX LVS方法可以解决客户无法获得IP物理版图数据时的LVS需求，但是如果作为唯一的物理版图验证手段，对含有另一方IP的己方芯片只做BLACK BOX LVS验证即进行流片，不再要求在Foundry (代工厂)端作完整芯片的LVS，这种行为存在一个潜在的风险，即芯片中客户的布线可能与另一方IP中的金属短路，但BLACK BOX LVS却无法检查出这类错误。而DRC(Design Rule Check)也仅能检查出其中部分类型的错误。如图2所示，客户做的Black Box LVS方法的输出结果会认为这种连接方法没有问题，因为两个端口都连接到了。但是在实际IP内核合成之后，会发现电源与地已经出现短接，如图3所示，并且DRC金属层次检查也不会报错。
发明内容
本发明所要解决的技术问题是提供一种芯片物理版图的黑盒逻辑验证方法，它可以防止芯片中的客户电路与另一方IP短路。为解决上述技术问题，本发明芯片物理版图的黑盒逻辑验证方法的技术解决方案为，包括以下步骤第一步，对芯片进行BLACK BOX LVS检查；第二步，建立各工艺层次库；通过建立的工艺层次库，找出该工艺金属层信息和禁止布线层信息，并将各工艺金属层的信息以及禁止布线层的信息进行储存；第三步，读取芯片⑶SII数据，以禁止布线层为识别特征，识别出芯片中每个另一方IP的位置和名称；第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集；
第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集；第六步，对第一数据集和第二数据集依照工艺层次库的MAP关系进行“逻辑与”的操作；第七步，对比第一数据集与第二数据集通过“逻辑与”的结果，检查芯片数据是否与另一方IP存在短路现象，并找出短路点。所述另一方IP是任何没有实际版图，只能进行BLACK BOX LVS验证的IP。本发明可以达到的技术效果是 本发明通过对芯片物理版图的BLACK BOX LVS验证方法的缺陷进行补充，在用户对芯片做完BLACK BOX LVS之后，追加一步BLACK BOX上方金属连接性验证检查，能够避免客户电路与另一方IP短路的风险。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图I是现有技术将电路与版图进行逻辑对比(LVS)的原理示意图；图2是现有技术采用Black Box LVS方法进行验证的示意图；图3是电源与地出现短接的示意图；图4是本发明芯片物理版图的黑盒逻辑验证方法的流程图。
具体实施例方式如图4所示，本发明芯片物理版图的黑盒逻辑验证方法，是对现有技术BLACK BOXLVS(黑盒子法版图逻辑比较)方法的改进，包括以下步骤第一步，利用现有技术，对芯片进行BLACK BOX LVS检查；第二步，建立各工艺层次库；通过建立的工艺层次库，找出该工艺金属层信息和禁止布线层信息，并将各工艺金属层的信息以及禁止布线层的信息进行储存，以便程序利用进行接下来的步骤；第三步，读取芯片⑶SII数据，以禁止布线层为识别特征，识别出芯片中每个另一方IP的位置和名称；另一方IP可以是任何没有实际版图，只能进行BLACK BOX LVS验证的IP ；禁止布线层为另一方IP中标明禁止客户(使用方)在上方进行金属布线的层次，通过这个层次，程序识别出IP模块，仅有IP模块才包含该层次；第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集A ;默认禁止布线层为IP内金属区域，所有进入该区域的非IP内金属都为问题金属；第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集B ;由于IP内包含的金属信息会干扰验证，所以进行删除；第六步，对第一数据集A和第二数据集B依照工艺层次库的MAP (图形)关系进行“逻辑与”的操作；
不同的禁止布线层禁止与之相对应的金属进行布线；第七步，对比第一数据集A与第二数据集B通过“逻辑与”的结果，检查芯片数据是否与另一方IP存在短路现象，并找出短路点。用户在Black BOX LVS后追加BLACK BOX上方金属连接性验证检查，可在通用物理版图工具中调用检查结果，马上就可以获知己方是否有布线侵犯另一方IP金属区域，能够有效地避免这方面的电路短路问题。·
权利要求
1.一种芯片物理版图的黑盒逻辑验证方法，其特征在于，包括以下步骤 第一步，对芯片进行BLACK BOX LVS检查； 第二步，建立各工艺层次库；通过建立的工艺层次库，找出该工艺金属层信息和禁止布线层信息，并将各工艺金属层的信息以及禁止布线层的信息进行储存； 第三步，读取芯片GDSII数据，以禁止布线层为识别特征，识别出芯片中每个另一方IP的位置和名称； 第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集； 第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集； 第六步，对第一数据集和第二数据集依照工艺层次库的MAP关系进行“逻辑与”的操作； 第七步，对比第一数据集与第二数据集通过“逻辑与”的结果，检查芯片数据是否与另一方IP存在短路现象，并找出短路点。
2.根据权利要求I所述的芯片物理版图的黑盒逻辑验证方法，其特征在于，所述另一方IP是任何没有实际版图，只能进行BLACK BOX LVS验证的IP。
全文摘要
本发明公开了一种芯片物理版图的黑盒逻辑验证方法，包括以下步骤第一步，对芯片进行BLACK BOX LVS检查；第二步，找出该工艺金属层信息和禁止布线层信息；第三步，识别出芯片中每个另一方IP的位置和名称；第四步，将这些另一方IP中的禁止布线层抽出，得到第一数据集；第五步，抽取出芯片中的金属层信息，利用第三步中获取的另一方IP的名称，将芯片中另一方IP内部的金属层信息进行剔除，得到第二数据集；第六步，对第一数据集和第二数据集进行“逻辑与”的操作；第七步，对比“逻辑与”的结果，找出短路点。本发明在用户对芯片做完BLACK BOX LVS之后，追加一步BLACK BOX上方金属连接性验证检查，能够避免客户电路与另一方IP短路的风险。
文档编号G06F17/50GK102955865SQ20111023903
公开日2013年3月6日 申请日期2011年8月19日 优先权日2011年8月19日
发明者潘炯, 倪凌云, 孙长江 申请人:上海华虹Nec电子有限公司