专利名称：时序模拟系统及其方法
技术领域：
本发明是有关于一种时序模拟系统及其方法，特别是对一种处理单元及周边设备交换信息的内部电路进行模拟，以进一步增加处理单元及周边设备交换信息的端口及减少耗电。
背景技术：
手机上设有1 接口的有很多，但微程序控制器(Microprogram Control Unit, MCU)自带的专用1 接口非常有限，因此普遍利用2个推挽式的IO 口来模拟1 接口，再通过软件模拟1 时序，但传统的软件模拟方法存在一定的问题，主要是在漏电产生的相当大的漏电流将引起电源的抖动，而且传统1 功耗较高。对于推挽式的IO 口，其结构如图1，IO 口由方向位TRIS确定是输入还是输出，图中的TRIS缓存为方向控制。如果设置TRIS = 1，端口配置为输入，内部总线总可以读取到引脚上的电平，如果设置TRIS = 0，端口配置为输出，如果要输出为1，则图中的PMOS管导通，NMOS管截止，如果要输出为0，则图中的NMOS管导通，PMOS管截止。我们常用的I2C总线是主从式总线，由时钟线SCL和双向数据线SDA所组成，时钟线是由主设备发送，从设备接收；数据线是双向的，在主设备向从设备写数据时，由主设备发送，从设备接收，在主设备向从设备读数据时，由从设备发送，主设备接收，如图2所示。问题发生在主设备向从设备读数据时，如图3所示波形中间位置，数据线上会存在大电流的路径，大电流的路径如图4所示。传统模拟方法发生漏电的原因根据1 协定，器件位址的最后一位为1，表示后面的数据是主设备向从设备读取数据，数据方向为从设备向主设备。在发送R/W= 1时，由图1知道，此时主设备的推挽式的IO 口方向位输出高，PMOS导通，而从设备的IO 口方向位为输入，接收设备位址和R/W位。接下来，从设备在收到了设备位址和R/W = 1后，会发送一个应答给主设备，告诉主设备已经正确的接收到了当前的地址和R/W位，这个应答是以低电平的形式给出的。因为I2C时序规定在发送数据时，数据线的跳变只可以发生在时钟线为低时，在模拟I2C时序时，R/W = 1要保持到时钟线拉低，就在时钟线拉低的时候，主设备还是在输出R/W = 1的状态，但是因为时钟线拉低了，从设备会将应答发送出来，应答的发送时从设备的IO 口的N管导通，此时，就存在了从主设备的VDD电源经过主设备的PMOS 到从设备的NMOS然后到地的漏电，因为数字电路的CMOS器件都是工作在开关状态，所以 PMOS和NMOS的导通电阻很小，因此这个漏电产生的漏电流还是相当大的，可能达到几十毫安培，并且此时总线的电平会出现一个台阶，台阶的电压为主设备PMOS和从设备NMOS的分压。同时漏电流的出现引起电源的抖动会影响VDD电源，如果别的设备也共用了这个电源， 电源的抖动就可能存在问题。接下来，主设备会配置10 口数据线为输入，就将这个漏电流通路断开了，因而这个台阶电压就消失了。因为存在上面的问题，所以我们设计了一种新的1 模拟时序，克服了上面出现的问题。
发明内容
因为上述已知技术存在的问题，本发明的目的就是在提供一种时序模拟系统及其方法，以解决已知技术模拟1 漏电所造成高功率消耗的问题。根据本发明的目的，提出一种时序模拟系统，其包含一处理单元、一第一通讯单元、一信号传输单元、一第二通讯单元及一电源。处理单元产生一第一方向设定信号及一第一数字信号。第一通讯单元连接处理单元且根据方向设定信号输出第一数字信号。信号传输单元连接第一通讯单元，且信号传输单元提供一序列数据通道，以传输第一数字信号。第二通讯单元系连接信号传输单元以接收第一数字信号，并根据第一数字信号产生一第二数字信号，回传至处理单元，使序列数据通道由高电位切换至低电位。电源系连接该序列数据通道，当序列数据通道切换至低电位时，处理单元输出一第二方向设定信号至第一通讯单元，电源产生一第一电流与一第二电流，且经由一负载降低第一电流与第二电流之电流量， 并分别经由序列数据通道至第一通讯单元及第二通讯单元。较佳地，处理单元根据第二方向设定信号，并透过第一通讯单元之一方向设定暂存器，以控制第一通讯单元为一输出状态或一输入状态。较佳地，负载为一高阻抗负载。较佳地，第二通讯单元更包含多个晶体管，多个晶体管中之第一晶体管为一推挽式电路之N型晶体管。较佳地，时序模拟系统适用于一内部整合电路anter-htegrated Circuit, I2C)。较佳地，信号传输单元系为一串列通讯总线。较佳地，第一通讯单元传输一时脉信号至信号传输单元之一时脉通道，时脉通道系为单向传输。根据本发明之目的，再提出一种时序模拟方法，适用于本发明所述的时序模拟系统。首先，由处理单元输出第一方向设定信号与第一数字信号，以控制第一通讯单元根据第一方向设定信号输出第一数字信号。通过序列数据通道传输第一数字信号至第二通讯单元。通过第二通讯单元根据第一数字信号以产生低电位的第二数字信号，且经由该序列数据通道回传至处理单元，并将序列数据通道由高电位切换至低电位。由处理单元输出第二方向设定信号，以控制第一通讯单元从输出状态切换至输入状态。由电源产生一第一电流与一第二电流，且经由一负载降低第一电流与第二电流的电流量，并分别经由序列数据通道至第一通讯单元及该第二通讯单元。较佳地，当处理单元发送高电位的第二方向设定信号至第一通讯单元的方向设定暂存器，调整方向设定暂存器输出为高电位，并将第一通讯单元由输出状态切换成输入状态。且通过电源根据输入状态传送第一电流至第一通讯单元。较佳地，第二通讯单元包含多个晶体管，该些晶体管其中的一第一晶体管为一推挽式电路的N型晶体管。当推挽式电路的N型晶体管导通时，推挽式电路的N型晶体管输出低电位的第二数字信号。较佳地，当推挽式电路的N型晶体管接地时，序列数据通道为低电位，电源通过高阻抗负载传送第二电流经序列通道至第二通讯单元。
较佳地，通过第一通讯单元输出低电位的时脉信号，以拉低时脉通道的电位，并通过第一通讯单元输出高电位的时脉信号，以拉高时脉通道的电位。较佳地，当序列数据通道由高电位切换到低电位，且时脉通道为高电位时，第一通
讯单元传输第一数字信号。较佳地，当序列数据通道由低电位切换到高电位，且时脉通道为高电位时，第一通
讯单元停止传输第一数字信号。较佳地，当时脉通道为低电位时，序列数据通道根据第一数字信号改变电位的高低。承上所述，本发明的时序模拟系统及其方法，其可具有一或多个下述优点此时序模拟系统及其方法是在I2C总线上增加一高阻抗电阻并拉到电源。在需要端口输出为1时，只要将端口配置为输入，即可与将端口设置为输出1的效果相同，但不影响数据的正确读取，且不存在大电流路径，仅存在IOK电阻上的漏电，而此漏电量非常微弱，可有效降低功率的消耗。
图1为已知技术的第一示意图；图2为已知技术的第二示意图；图3为已知技术的第三示意图；图4为已知技术的第四示意图；图5为本发明的时序模拟系统的框图；图6为本发明的时序模拟方法的流程图；以及图7为本发明的时序模拟系统的实施例的示意图。图中1:时序模拟系统；11:处理单元；12 第一通讯单元；13 信号传输单元；14 第二通讯单元；15:电源；151:负载；以及S61-S65 步骤
具体实施例方式以下将参照相关图式，说明依本发明的时序模拟系统及其方法的实施例，为使便于理解，下述实施例中的相同元件以相同的符号标示来说明。图5为本发明的时序模拟系统的方块框图。图中，时序模拟系统1包含处理单元 11、第一通讯单元12、信号传输单元13、第二通讯单元14及电源15。处理单元11用于产生第一方向设定信号及第一数字信号。第一通讯单元12连接处理单元11且根据第一方向设定信号输出第一数字信号。信号传输单元13连接第一通讯单元12，且信号传输单元13提供一序列数据通道，以传输第一数字信号。第二通讯单元14连接信号传输单元13以接收第一数字信号，并根据第一数字信号产生第二数字信号，回传至处理单元11，使序列数据通道由高电位切换至低电位。电源15连接该序列数据通道，当序列数据通道切换至低电位时，处理单元11输出一第二方向设定信号至第一通讯单元12，电源15产生第一电流与第二电流，且经由负载151降低第一电流与第二电流的电流量，该第一电流与第二电流分别经由序列数据通道传送至第一通讯单元12及第二通讯单元14。本发明所述的时序模拟系统1是应用于模拟一内部整合电路(1 )，信号传输单元 13则为串列通讯总线。在本发明中，处理单元11根据第二方向设定信号，并通过第一通讯单元12的一方向设定暂存器控制第一通讯单元12为输出状态或输入状态。第二通讯单元14更包含了多个晶体管，多个晶体管中的一第一晶体管为推挽式电路的N型晶体管。第一通讯单元12传输一时脉信号至信号传输单元的时脉通道，时脉通道为单向传输。而上述中所提及的负载 151为高阻抗负载。图6为本发明的时序模拟方法的流程图。其步骤为S61 由处理单元输出第一方向设定信号与第一数字信号，以控制第一通讯单元根据第一方向设定信号输出第一数字信号；S62 通过序列数据通道传输第一数字信号至第二通讯单元；S63 通过第二通讯单元根据第一数字信号以产生低电位的第二数字信号，且经由序列数据通道回传至处理单元，并将序列数据通道由高电位切换至低电位；S64 由处理单元输出第二方向设定信号，以控制第一通讯单元从输出状态切换至输入状态；S65 经由电源产生第一电流与第二电流，且经由一负载降低第一电流与第二电流的电流量，该第一电流与第二电流分别经由序列数据通道传送至第一通讯单元及第二通讯单元。本发明所述的时序模拟方法，其中当处理单元发送高电位的第二方向设定信号至第一通讯单元的方向设定暂存器，调整方向设定暂存器输出为高电位，并将第一通讯单元由输出状态切换成输入状态，且根据该输入状态将第一电流传送至该第一通讯单元。本发明所述的时序模拟方法，其中第二通讯单元包含多个晶体管，该多个晶体管中的一第一晶体管为推挽式电路的N型晶体管。当推挽式电路的N型晶体管导通时，推挽式电路的N型晶体管输出低电位的第二数字信号。当推挽式电路的N型晶体管接地时，序列数据通道为低电位，电源通过高阻抗负载将第二电流经序列通道传送至第二通讯单元。本发明所述的时序模拟方法，其中通过第一通讯单元输出低电位的时脉信号，以拉低时脉通道的电位，且通过第一通讯单元输出高电位的时脉信号，以拉高时脉通道的电位。本发明所述的时序模拟方法，其中当序列数据通道由低电位切换到高电位，且时脉通道为高电位时，第一通讯单元停止传输第一数字信号。本发明所述的时序模拟方法，其中当时脉通道为低电位时，序列数据通道根据第一数字信号改变电位的高低。图7为本发明的时序模拟系统的实施例的示意图，并请对照图4及图5。图5中， 各个框图所述的各个单元，其内部结构如图7所示。而从图4与图7的图示可得知本发明与已知技术最主要的差别是在I2C总线上增加一个高阻抗电阻(10ΚΩ)，再将此电阻拉至 VDD，此电阻即为本发明所述的负载151，VDD即为本发明所述的电源15。且本发明与已知技术在用软件模拟I2C时序上的不同点在于本发明是在需要端口输出为1的时候，将端口配置为输入，而因为本发明所设置的高阻抗电阻，1 总线的电平为高，如此一来会与将端口设置为输出1的效果相同，且不影响数据的读取，而且不会存在已知技术漏电时产生的大电流路径，仅存在高阻抗电阻上的漏电，而此漏电的电量非常的微弱。表1列出了本发明与已知技术在软件模拟I2C时序上的差别。表1中的时钟线 (SCL)即为本发明所述的时脉通道，双向数据线(SDA)则为本发明所述的序列数据通道。表 1
已知技术的I2C模拟时序本发明的I2C模拟时序
>初始化> 初始化
■ SCL设置为输出，输出为■ SCL设置为输入，输出为
1O
权利要求
1.一种时序模拟系统，其特征在于包含处理单元，用于产生第一方向设定信号及第一数字信号；第一通讯单元，连接所述处理单元，所述第一通讯单元根据所述第一方向设定信号输出所述第一数字信号；信号传输单元，连接所述第一通讯单元，所述信号传输单元提供一序列数据通道，以传输所述第一数字信号；第二通讯单元，连接所述信号传输单元，所述第二通讯单元接收所述第一数字信号，并根据该第一数字信号产生第二数字信号，回传至所述处理单元，使所述序列数据通道由高电位切换至低电位；以及电源，连接所述序列数据通道，当所述序列数据通道切换至低电位时，所述处理单元输出一第二方向设定信号至所述第一通讯单元，所述电源产生第一电流与第二电流，且通过设置一个负载降低所述第一电流与第二电流的电流量，所述第一电流与第二电流分别经所述序列数据通道传送至所述第一通讯单元及第二通讯单元。
2.如权利要求1所述的时序模拟系统，其特征在于所述处理单元根据所述第二方向设定信号，并通过所述第一通讯单元的一方向设定暂存器控制所述第一通讯单元为输出状态或输入状态。
3.如权利要求1所述的时序模拟系统，其特征在于所述负载为高阻抗负载。
4.如权利要求1所述的时序模拟系统，其特征在于所述第二通讯单元包含多个晶体管，所述多个晶体管中的一第一晶体管为推挽式电路的N型晶体管。
5.如权利要求1所述的时序模拟系统，其特征在于所述时序模拟系统适用于内部整合电路。
6.如权利要求1所述的时序模拟系统，其特征在于所述信号传输单元为串列通讯总线。
7.如权利要求1所述的时序模拟系统，其特征在于所述第一通讯单元传输一时脉信号至所述信号传输单元的时脉通道，所述时脉通道为单向传输。
8.一种时序模拟方法，适用于一种如权利要求1-7所述的时序模拟系统，该方法包含下列步骤使所述处理单元输出所述第一方向设定信号与所述第一数字信号，并控制所述第一通讯单元根据所述第一方向设定信号输出所述第一数字信号；将所述第一数字信号通过所述序列数据通道传输至所述第二通讯单元； 所述第二通讯单元接收到所述第一数字信号后，根据所述第一数字信号产生低电位的所述第二数字信号，且经所述序列数据通道回传至所述处理单元，并将所述序列数据通道由高电位切换至低电位；由所述处理单元输出所述第二方向设定信号，以控制所述第一通讯单元从所述输出状态切换至所述输入状态；以及使所述电源产生第一电流与第二电流，且通过一个负载降低所述第一电流与第二电流的电流量，然后将所述第一电流与第二电流分别经所述序列数据通道传送至所述第一通讯单元及第二通讯单元。
9.如权利要求8所述的时序模拟方法，其特征在于更包含下列步骤当所述处理单元发送高电位的所述第二方向设定信号至所述第一通讯单元的所述方向设定暂存器时，调整所述方向设定暂存器输出为高电位，并将所述第一通讯单元由所述输出状态切换成输入状态；以及使所述电源根据所述输入状态传送所述第一电流至所述第一通讯单元。
10.如权利要求8所述的时序模拟方法，其特征在于更包含下列步骤当所述推挽式电路的N型晶体管导通时，使所述推挽式电路的N型晶体管输出低电位的所述第二数字信号。
11.如权利要求8所述的时序模拟方法，其特征在于更包含下列步骤当所述推挽式电路的N型晶体管接地时，所述序列数据通道切换为低电位，所述电源将所述第二电流由所述序列通道经过所述负载传送至所述第二通讯单元。
12.如权利要求8所述的时序模拟方法，其特征在于更包含下列步骤使所述第一通讯单元输出低电位的所述时脉信号，以拉低所述时脉通道的电位；以及使所述第一通讯单元输出高电位的所述时脉信号，以拉高所述时脉通道的电位。
13.如权利要求8所述的时序模拟方法，其特征在于更包含下列步骤当所述序列数据通道由高电位切换到低电位，且所述时脉通道为高电位时，使所述第一通讯单元传输所述第一数字信号。
14.如权利要求8所述的时序模拟方法，其特征在于更包含下列步骤当所述序列数据通道由低电位切换到高电位，且所述时脉通道为高电位时，使所述第一通讯单元停止传输所述第一数字信号。
15.如权利要求8所述的时序模拟方法，其特征在于更包含下列步骤当所述时脉通道为低电位时，使所述序列数据通道根据所述第一数字信号改变电位的尚低。
全文摘要
本发明公开一种时序模拟系统及其方法，此时序模拟系统是应用于模拟内部整合电路，此系统包含处理单元、第一通讯单元、第二通讯单元、信号传输单元及电源。本发明是在I2C总线上设置一个高阻抗负载再连到电源，并利用软件模拟I2C的时序，可改善模拟I2C漏电的问题，以降低功率的消耗。
文档编号G06F13/38GK102541783SQ20101055186
公开日2012年7月4日 申请日期2010年11月19日 优先权日2010年11月19日
发明者顾建良, 顾瞻 申请人:惠州Tcl移动通信有限公司