专利名称：一种三极管版图设计方法、装置及一种芯片的利记博彩app
技术领域：
本发明涉及版图设计领域，特别是涉及一种三极管版图设计方法、装置及一种芯片。
背景技术：
集成电路(简称IC)的版图是对应于电路元器件结构的几何图形组合，这些几何 图形是由不同层的图形相互组合而成，各层版图相应于不同的工艺步骤，每一层版图用不 同的图案来表示。版图设计就是将电路元器件以及它们之间的连接关系转换成版图的形式 来表示，版图设计通常使用专门的设计工具来完成。 双极结型晶体管(Bipolar Junction Transistor-BJT)又称为半导体三极管，它 是通过一定的工艺将两个PN结结合在一起的器件，有PNP和NPN两种组合结构。三极管的 外部引出三个极凍电极、发射极和基极，集电极从集电区引出，发射极从发射区引出，基极 从基区引出(基区在集电区和发射区之间)。 在版图设计中，需要遵守工艺厂商提供的设计规则，设计规则是根据工艺产品在 正常工作条件下的实际工艺水平和成品率要求，设置的一组同一工艺层及不同工艺层之间 几何尺寸的限制。三极管的版图设计也需要遵循一定的设计规则。 参照图l，是按照传统的设计规则设计制作的三极管版图示意图。所述三极管 版图为一矩形形状，最里层是集电区(emitter)，中间层是基区(base)，最外层是发射区 (collector)。所述三个区域都是杂质注入区域，三个区域之间都留有一定的距离(图中空 白区域)。 上述版图设计虽然可以满足目前的工艺生产，但按照上述传统设计规则设计制作 的版图面积较大，由此生产出来的芯片面积也较大，造价也很高。而芯片技术的发展要求芯 片的面积越来越小，但存储容量越来越大。显然，上述传统设计已不能满足芯片技术的发展。
发明内容
本发明所要解决的技术问题是提供一种三极管版图设计方法及装置，以解决三极 管版图面积较大的问题。 相应的，本发明还提供了一种包括所述三极管的芯片，以解决芯片面积较大的问 题。 为了解决上述问题，本发明公开了一种三极管版图设计方法，所述三极管版图依
次包括集电区、基区和发射区三个区域，包括 根据版图设计规则，设计基区与发射区之间的距离； 去除集电区与基区之间的距离，使基区与集电区相接，但在集电区与基区之间填
充硅进行区域区分。
优选的，所述方法还包括
仅在所述基区的一侧设计基区通孔。
优选的，所述方法还包括 仅在所述发射区的一侧设计发射区通孔。 优选的，所述版图为长方形，则仅在宽度所在的一个侧边设计通孔。
其中，所述版图设计规则为工艺厂商提供的设计规则。 本发明还提供了一种三极管版图设计装置，所述三极管版图依次包括集电区、基 区和发射区三个区域，包括 基区与发射区间隔设计单元，用于根据版图设计规则，设计基区与发射区之间的 距离； 集电区与基区间隔设计单元，用于去除集电区与基区之间的距离，使基区与集电
区相接，但在集电区与基区之间填充硅进行区域区分。 优选的，所述装置还包括 基区通孔设计单元，用于仅在所述基区的一侧设计基区通孔。
优选的，所述装置还包括 发射区通孔设计单元，用于仅在所述发射区的一侧设计发射区通孔。 优选的，所述版图为长方形，则仅在宽度所在的一个侧边设计通孔。 本发明还提供了一种芯片，包括三极管，所述三极管包括集电极、基极和发射极，
其中基极与集电极之间设置有用于区分基极和集电极的薄层硅。 优选的，所述基极仅有一个侧面上设置有通孔。 优选的，所述发射极仅有一个侧面上设置有通孔。 与现有技术相比，本发明具有以下优点 首先，本发明设计的三极管版图，去除了现有技术中集电区与基区之间的距离，使
基区与集电区直接相邻，从而减小了版图的面积；而且，在集电区与基区之间填充硅进行区
域区分，从而保证了杂质注入所述两个区域的准确性，实现了集电区与基区的自校准。 其次，本发明在三极管版图中设计的通孔，仅设置在一个方向上，如基区和发射区
仅在一侧设置通孔，相比现有技术在四周都设置通孔的设计，本发明进一步减小了版图的面积。 综上所述，本发明可以实现版图面积的最小化，比传统设计的三极管版图小30%， 并且不影响性能。
图1是现有技术中的三极管版图示意图； 图2是本发明实施例所述一种改进的三极管版图示意图； 图3是本发明实施例所述一种改进的三极管版图设计装置的结构图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实 施方式对本发明作进一步详细的说明。 针对现有的三极管版图面积较大的问题，本发明改进了传统三极管版图的设计方法，可以减小版图面积，从而降低芯片的设计和生产成本。 参照图2，本发明实施例所述一种改进的三极管版图示意图。下面通过该示意图来 说明本发明所述改进的版图设计方法。 所述三极管版图包括集电区、基区和发射区三个区域，分别对应三极管的集电极、 基极和发射极。版图中，所述集电区位于版图的中心，所述基区围在集电区的四周，所述发 射区围在基区的四周。 现有技术中，集电区与基区之间、基区与发射区之间都按照设计规则留有规定的
距离，用于间隔各个区域，而这些间隔距离正是造成版图面积较大的原因。 基于此原因，本发明的改进思路是减小或去除这些间隔距离，从而减小版图的面
积。但是，基区与发射区之间的规定距离是不能改变的，这是由工艺设计要求所决定的，在
实际的半导体工艺应用中，由于三极管的基极和发射极具有不同电位的井，所以不能直接
连接。因此，本发明将考虑如何改变集电区与基区之间的距离来减小版图面积。 本发明提出的一种三极管版图设计方法是去除传统设计的版图中集电区与基区
之间的距离，使基区直接与集电区相接，这样就可以省去很多传统设计所需要的面积。 但是，在按照版图设计进行工艺生产的过程中，集电区与基区这两个区域都需要
注入一定浓度的杂质，如果直接将这两个区域连接起来，就很难在杂质注入过程中准确地
区分出这两个区域的边界，这将造成集电区和基区的杂质注入存在很大的工艺偏差，而集
电区的杂质注入精确性会对三极管的性能产生很大的影响。 为了解决此问题，本发明在相接的集电区与基区之间设计填充一薄层硅，用于区 分这两个区域，参照图2所示。由于工艺生产时填充硅的工序在杂质注入工序之前，因此通 过填充硅可以先精确地确定出集电区与基区的区域范围，保证后续工序中不同浓度的杂质 能分别准确注入各自的区域。在集电区与基区直接相接的设计下，所述填充硅的设计是对 集电区与基区两个区域范围的自动校准。 此外，对于基区与发射区之间的距离，还是按照设计规则进行设计，所述设计规则 通常由工艺厂商提供。 综上所述，在三极管版图的设计中，将集电区与基区相接，并使用硅区分集电区与 基区的设计方法，真正在工艺上将集电区与基区的直接相接变为现实可能。 一方面，由于去 除了传统版图中集电区与基区之间的规定距离，使得版图的面积减小，从而设计出的芯片 面积减小，节约了芯片的制造成本；另一方面，使用硅进行杂质注入区域的自校准，保证了 注入区域的准确性，进一步保证了三极管的性能不受任何影响，而且还可以保证不同三极 管版图之间的匹配。 基于上述三极管版图设计方法，本发明还提供了一种优选的设计方法，可以实现 版图面积的最小化。 传统的三极管版图中，还需要在集电区、基区和发射区设计通孔，该通孔用于连接 金属层。参照图l所示，该版图在三个杂质注入区域的四周都设计了多个通孔，而通孔也会 占用版图的面积。因此，本发明设计只在一个方向上打注入孔，可以进一步减小版图的面 积。 参照图2所示，本发明设计的版图中，发射区仅在一侧的位置设计了通孔，基区也 仅在一侧设计通孔，而集电区仅在中心位置留有通孔。这样，整个版图中所设置的通孔数量大大减少，极大地节省了版图的面积。尤其是基区通孔和发射区通孔的减少，更多地节省了 基区和发射区的面积。 优选的，对于形状为矩形的三极管版图，为了进一步减小版图面积，还可以将通孔 仅设置在宽度所在的一个侧边。例如，发射区仅在宽度所在的一个侧边设置通孔，基区也仅 在宽度所在的一个侧边设置通孔，集电区仅在中心位置设置通孔。 综上所述，本发明中所述通孔的设计，也进一步减小了整个三极管版图的面积，从 而尽可能地实现版图面积的最小化。基于上述版图设计方法，本发明设计的三极管版图比 传统设计的三极管版图小30%，并且不影响性能。 针对上述三极管版图设计方法，本方面还提供了相应的装置实施例。
参照图3，是本发明实施例所述一种改进的三极管版图设计装置的结构图。
所述装置主要包括 基区与发射区间隔设计单元31，用于根据版图设计规则，设计基区与发射区之间 的距离； 集电区与基区间隔设计单元32，用于去除集电区与基区之间的距离，使基区与集 电区相接，但在集电区与基区之间填充硅进行区域区分。 所述装置由于去除了传统版图中集电区与基区之间的规定距离，减小了版图的面
积，并且使用硅进行杂质注入区域的自校准，保证了注入区域的准确性。 优选的，为了进一步减小版图面积，所述装置还可以包括 发射区通孔设计单元33，用于仅在所述发射区的一侧设计发射区通孔； 基区通孔设计单元34，用于仅在所述基区的一侧设计基区通孔。 由于通孔也会占用版图面积，因此只在版图的一侧设计通孔，可以进一步节省版
图的面积。 优选的，如果所述版图为长方形，则所述发射区通孔设计单元33和基区通孔设计 单元34还可以仅在宽度所在的一个侧边设计通孔，进一步实现版图面积的最小化。
综上所述，所述装置设计出来的三极管版图不仅面积减小，而且性能不受影响，符 合了芯片技术的发展。 基于上述版图设计方法和装置，本发明还提供了一种芯片结构，与现有技术所述 的芯片相比较，面积减小，但性能不受影响。 所述芯片包括按照上述版图设计方法设计出来的三极管，所述三极管包括集电 极、基极和发射极，与现有技术不同的是其中的基极与集电极之间设置有用于区分基极和 集电极的薄层硅。即基极与集电极相接，但通过薄层硅进行区分。 这样，就大大减小了基极与集电极之间的距离，从而减小了芯片的整体面积；而
且，通过填充硅海保证了杂质注入基极与集电极的准确性，实现了基极与集电极的自校准。 优选的，为了进一步减小芯片面积，还可以将通孔仅设置在一个方向上。 综上所述，具有上述结构的芯片比现有技术设计的芯片面积小，符合了芯片技术
的发展趋势。 本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与 其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置实施例 而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。 以上对本发明所提供的一种三极管版图设计方法、装置及一种芯片，进行了详细 介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明 只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本 发明的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应 理解为对本发明的限制。
权利要求
一种三极管版图设计方法，所述三极管版图依次包括集电区、基区和发射区三个区域，其特征在于，包括根据版图设计规则，设计基区与发射区之间的距离；去除集电区与基区之间的距离，使基区与集电区相接，但在集电区与基区之间填充硅进行区域区分。
2. 根据权利要求1所述的方法，其特征在于，还包括 仅在所述基区的一侧设计基区通孔。
3. 根据权利要求1所述的方法，其特征在于，还包括 仅在所述发射区的一侧设计发射区通孔。
4. 根据权利要求2或3所述的方法，其特征在于 所述版图为长方形，则仅在宽度所在的一个侧边设计通孔。
5. 根据权利要求1所述的方法，其特征在于 所述版图设计规则为工艺厂商提供的设计规则。
6. —种三极管版图设计装置，所述三极管版图依次包括集电区、基区和发射区三个区 域，其特征在于，包括基区与发射区间隔设计单元，用于根据版图设计规则，设计基区与发射区之间的距离；集电区与基区间隔设计单元，用于去除集电区与基区之间的距离，使基区与集电区相 接，但在集电区与基区之间填充硅进行区域区分。
7. 根据权利要求6所述的装置，其特征在于，还包括基区通孔设计单元，用于仅在所述基区的一侧设计基区通孔。
8. 根据权利要求6所述的装置，其特征在于，还包括发射区通孔设计单元，用于仅在所述发射区的一侧设计发射区通孔。
9. 根据权利要求7或8所述的装置，其特征在于所述版图为长方形，则仅在宽度所在的一个侧边设计通孔。
10. —种芯片，包括三极管，其特征在于，所述三极管包括集电极、基极和发射极，其 中基极与集电极之间设置有用于区分基极和集电极的薄层硅。
11. 根据权利要求10所述的芯片，其特征在于所述基极仅有一个侧面上设置有通孔。
12. 根据权利要求IO所述的芯片，其特征在于所述发射极仅有一个侧面上设置有通孔。
全文摘要
本发明提供了一种三极管版图设计方法及装置，以解决三极管版图面积较大的问题。所述三极管版图依次包括集电区、基区和发射区三个区域，所述方法包括根据版图设计规则，设计基区与发射区之间的距离；去除集电区与基区之间的距离，使基区与集电区相接，但在集电区与基区之间填充硅进行区域区分。本发明去除了现有技术中集电区与基区之间的距离，使基区与集电区直接相邻，从而减小了版图的面积；而且，在集电区与基区之间填充硅进行区域区分，从而保证了杂质注入所述两个区域的准确性，实现了集电区与基区的自校准。此外，本发明还提供了一种包括所述三极管的芯片，可以减小芯片面积。
文档编号G06F17/50GK101719186SQ20091024386
公开日2010年6月2日 申请日期2009年12月23日 优先权日2009年12月23日
发明者冯春磊 申请人:北京中星微电子有限公司