专利名称：一种集成芯片参数配置的系统及方法
技术领域：
本发明涉及集成电路芯片的参数配置领域，尤其涉及一种集成芯片参数配 置的系统及方法。
背景技术：
集成电路芯片一般需要设置一些配置寄存器来控制芯片的运行参数并监 测芯片的运行状态。传统上，对配置寄存器的设计采用集中式的控制方式，将 芯片所有的寄存器集中放置在一个主控模块中，各模块所需要的配置参数从主 控模块的各寄存器引出，通过全局连线接入到分布到芯片各处的子模块中。采 用集中式的设计方法，当芯片规模变大、模块变多、相应配置寄存器数量增多 的情况下，大量的全局连线会对芯片的布线造成制约；同时集成电路在进入深 亚微米工艺阶段之后，走线的延迟相对逻辑延迟显著上升，全局连线过长的距 离会带来较大的延迟，从而制约芯片的频率。
发明内容
为解决上述问题，本发明提供了一种集成芯片参数配置的系统及方法，能 够减少了走线的数量，缓解对片上布线的压力，同时对配置总线采用了可以缓 冲传送的技术，避免了长距离走线带来的主频制约。
本发明公开了一种集成芯片参数配置的系统，包括一个主控模块和多个终 端模块，所述终端模块包括配置寄存器，
所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；
所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对 相关配置寄存器进行对应操作。
所述配置总线包括命令总线和响应总线；
所述主控模块进一步用于通过命令总线将配置命令发送给各个所述终端 模块；所述终端模块，进一歩用于接收所述命令总线上的配置命令，并对相关配 置寄存器进行对应操作，在配置命令为读命令时，通过响应总线将从所述配置 寄存器读取的数据返回给所述主控模块。
所述命令总线采用树状分布方式，从所述主控模块起，经多级分叉后，连 接至所述终端模块。
所述响应总线采用树状分布方式，从所述终端模块起，经多级合并后，连 接至所述主控模块。
所述系统采用配置总线协议，
所述配置总线协议采用单向驱动方式，所述命令总线由所述主控模块驱 动，所述终端模块接收；所述响应总线由所述终端模块驱动，所述主控模块接
所述系统采用配置总线协议，
所述配置总线协议采用串行传送方式，发送端将数据拆分成多个包，通过 配置总线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接。 进行所述依次连续多拍传输时，每拍具有有效位。
所述终端模块进--步包括译码逻辑模块、所述配置寄存器和返回控制模
块，
所述译码逻辑模块用于监测所述命令总线，接收配置命令进行译码，对于 写命令，修改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数 据；
所述返回控制模块，用于将读取的数据通过响应总线返回给所述主控模块。
所述系统还包括超时监控模块，
所述超时监控模块连接所述命令总线和所述响应总线，
所述超时监控模块，用于监听所述命令总线，监听到读命令后，监听所述 响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所 述主控模块返回数据。
所述响应总线通过或逻辑进行合并。
所述命令总线和所述响应总线中插有缓冲区。
本发明还公开了一种集成芯片参数配置的方法，包括步骤l，将配置寄存器置于终端模块；
步骤2,主控模块通过配置总线将配置命令发送给各个所述终端模块； 歩骤3，所述终端模块接收所述配置总线上的配置命令，并对相关配置寄 存器进行对应操作。
所述配置总线包括命令总线和响应总线；
所述歩骤2进一步为所述主控模块通过命令总线将配置命令发送给各个 所述终端模块；
所述步骤3进一步为所述终端模块接收所述命令总线上的配置命令，并对 相关配置寄存器进行对应操作，在配置命令为读命令时，通过响应总线将读取 的数据返回给所述主控模块。
所述步骤1还包括，将所述命令总线按树状进行分布，从所述主控模块起， 经多级分叉后，连接至所述终端模块。
所述步骤l还包括，将所述响应总线按树状分布，从所述终端模块起，经 多级合并后，连接至所述主控模块。
所述步骤2进一歩为所述主控模块驱动所述命令总线发送配置命令，所述 终端模块接收所述配置命令；
所述歩骤3中通过配置总线将读取的数据返回给所述主控模块进一步为 所述终端模块驱动所述响应总线发送所述数据，所述主控模块接收所述数据。
所述步骤2中将配置命令发送给各个所述终端模块和所述步骤3中将读取 的数据返回给所述主控模块进一步为发送端将数据拆分成多个包，通过配置总 线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接。
进行所述依次连续多拍传输时，每拍具有有效位。
所述步骤3进一步为监测所述命令总线，接收配置命令进行译码，对于写 命令，修改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数据； 将读取的数据通过响应总线返回给所述主控模块。
所述方法还包括
步骤201，超时监控模块监听所述命令总线，监听到读命令后，监听所述 响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所 述主控模块返回数据。
所述步骤1还包括歩骤211，将所述响应总线通过或逻辑进行合并。 所述步骤1还包括，
步骤221，向所述命令总线和所述响应总线中插入缓冲区。 本发明的有益效果在于，通过将配置寄存器放置在终端模块，减少了走线 的数量，缓解对片上布线的压力；通过采用多拍传送和缓冲传送，避免了长距 离走线带来的主频制约；通过引入监听功能，避免在非法地址请求时，陷入死 机停转状态。
图1是本发明集成芯片参数配置的系统的结构图2是主控模块写操作过程流程图3是主控模块读操作过程流程图4是终端模块操作过程流程图5是终端模块的结构图6是超时监控模块的结构图7是命令总线逻辑层次结构图8是响应总线逻辑层次结构图9是本发明集成芯片参数配置的方法的流程图。
具体实施例方式
下面结合附图，对本发明做进一步的详细描述。
本发明系统结构如图1所示，包括一个主控模块101、多个终端模块102、 超时监控模块103。
配置寄存器位于终端模块102内。
主控模块101通过配置总线协议实现对终端模块102内配置寄存器的读写。
配置总线协议规定，配置总线是单向驱动，配置总线分为命令总线和响应 总线两类。
命令总线由主控模块101驱动，经过多级缓冲后连接到所有的终端模块 102，用于传送主控模块101发往终端模块102的读写命令，对于读命令，命令总线只传送读地址，对于写命令，命令总线除传递写地址外还传送对应的写 数据。逻辑层次结构如图7所示。命令总线在传送过程中可以插入缓冲区，通 过将长连线切分成多段避免导线延迟成为走线的瓶颈，同时协议每拍都有对应 的有效位，保证了数据传送的正确。
响应总线由终端模块102驱动，由于系统中存在多个终端模块102，每个 终端模块102拥有自己的响应总线，多条的响应总线通过或逻辑处理合并为--条响应总线传送至主控模块IOI。逻辑层次结构如图8所示。响应总线的每一 根线在空闲时都驱动为0，由于同时只存在一个终端模块102处于读命令状态， 可以将多个终端模块102的简单的或逻辑后进行传送，以减少走线的数量。
配置总线协议规定采用串行传送方式，发送端将数据拆分成多个包，通过 配置总线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接； 其中，每拍具有有效位。
终端模块102中的每个寄存器会分配唯一的寄存器地址，通过命令总线实 现对寄存器地址空间的寻址读写和写数据传送，通过响应总线实现寄存器数据 的返回。
终端模块102结构如图5所示，包括译码逻辑模块501、配置寄存器502 和返回控制模块503。
译码逻辑模块501用于监测所述命令总线，接收配置命令进行译码，对于 写命令，修改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数 据；
返回控制模块503，用于将读取的数据通过响应总线返回给所述主控模块
101。
在物理上超时监控模块103放置于主控模块101旁。 超时监控模块103连接所述命令总线和所述响应总线， 超时监控模块103，用于监听所述命令总线，监听到读命令后，监听所述
响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所
述主控模块返回数据。
超时监控模块103结构如图6所示，包括监听模块601和缺省驱动模块
602。
监听模块601，用于监听命令总线，监听到读命令后，监听响应总线，在最大的时间间隔内未监听到有效反应后，通知缺省驱动模块602。
缺省驱动模块602，接到通知后通过响应总线向主控模块101返回数据。
监听模块601接收命令总线上命令，并接收所有终端模块102发送的数据。 终端模块102的响应总线称为合法响应总线。缺省驱动模块602为一特殊终端 模块，其地址可以匹配任意的非法地址。
在主控模块101发出对非法地址的读命令时，监听模块601在命令总线有 效的前2拍拼接好命令地址，根据命令总线的读写控制位判断是读命令或是写 命令，若是读命令，监听模块601继续侦听合法响应总线，若在最大的时间间 隔内没有监测到有效返回，判断当前地址为非法地址，并通知缺省驱动模块 602。在收到通知后，缺省驱动模块602认为地址匹配成功，通过驱动其响应 总线，称为非法响应总线，返回数据。
合法响应总线和非法响应总线进行或逻辑后合并为最终的根响应总线传 递给主控模块101。对应所有的非法地址返回都会有符合格式的应答返回给主 控模块IOI，避免系统出现死机现象。
在- 个实施例中主控模块101启动对某配置寄存器的写操作时的状态转 换，地址16位，数据64位。主控模块101发出写命令的操作过程如下第l 拍，发出有效位，低8位地址；第2拍，发出高8位地址；第3拍，发出0-7 位数据；第4拍，发出8-15位数据；第5拍，发出16-23位数据；第6拍， 发出24-31位数据；第7拍，发出32-39位数据；第8拍，发出40-47位数据； 第9拍，发出48-55位数据；第10拍，发出56-63位数据，结束。
主控模块101写操作的流程如图2所示。
歩骤S201，处于写空闲状态。
步骤S202，判断配置总线是否空闲，如果是，执行步骤S203，否则，执行 步骤S201。
步骤S203，发出对应拍地址。
步骤S204，判断所述地址是否发送完毕，如果是，执行步骤S205，否则 执行步骤S203。
步骤S205，发送对应拍数据。
步骤S206，判断所述数据是否发送完毕，如果是，执行步骤S201，否则， 执行步骤S205。主控模块101启动对某个配置寄存器的读操作时的状态转换，地址16位， 数据64位，主控模块101发出读命令的操作过程如下第l拍发出有效位， 低8位地址；第2拍发出高8位地址；第3拍开始等待响应总线有效，共需 等待8次有效，并依次接收返回的数据按照协议要求从低到高位顺序接收返回 数据，在收集完后结束。
主控模块101读操作的流程如图3所示。 歩骤S301，处于读空闲状态。
步骤S302，判断配置总线是否空闲，如果是，执行步骤S303，否则，执 行步骤S301。
步骤S303，发送对应拍地址。
步骤S304，判断地址是否发送完毕，如果是，执行歩骤S305，否则，执 行步骤S303。
歩骤S305，判断应答总线是否有效，如果是，执行步骤S306，否则，执 行步骤S305。
步骤S306，接收本拍数据。
歩骤S307，判断是否接收到最后一拍数据，如果是，执行步骤S301，否 则，执行步骤S305。
终端模块102接收读写命令，并在接收到读命令后返回有效配置寄存器数 据的过程如下监测命令总线，在命令总线有效的前2拍拼接好命令地址；在 命中情况下，并根据命令总线的读写控制位判断是读命令或是写命令；对于写 命令，继续监测命令总线，等待8拍有效后，拼接好一个完整的64位寄存器 数据，根据命令地址判断是否命中本模块内的寄存器，在命中情况下，并根据 写屏蔽位实现对相关寄存器的写入并结束本次操作；对于读命令，在命中情况 下，根据寄存器数值，按高低位顺序驱动响应总线，直至64位数据传送完后结束。
终端模块102操作过程流程如图4所示。 歩骤S401，处于空闲状态。
步骤S402，判断配置总线是否有效，如果是，执行歩骤S403，否则，执 行步骤S402。
步骤S403，接收本拍地址。步骤S404，判断是否接收完最后一拍地址，如果是，执行步骤S405，否 则，执行步骤S402。
步骤S405，判断是否命中本地地址，如果是，执行步骤S406，否则，执 行步骤S401。
步骤S406，判断是否为写命令，如果是，执行歩骤S407，否则，执行步 骤S411。
步骤S407，判断配置总线是否有效，如果是，执行歩骤S408，否则，执 行歩骤S413。
歩骤S408，接收本拍数据。
步骤S409，判断是否接收完最后一拍数据，如果是，执行步骤S410，否 则，执行步骤S401。
歩骤S410，修改本地配置寄存器的数值，完成对配置参数的更新。 步骤S411，发送本拍数据。
歩骤S412，判断是否发送完最后一拍数据，如果是，执行步骤S401，否 则执行歩骤S411。
歩骤S413，继续监测配置总线，等待有效数据达到。 本发明方法流程如图9所示， 一种集成芯片参数配置的方法， 配置总线包括命令总线和响应总线。
步骤S901，将配置寄存器置于终端模块；将命令总线按树状进行分布， 从主控模块起，经多级分叉后，连接至终端模块；将响应总线按树状分布，从 终端模块起，经多级合并后，连接至主控模块；向命令总线和响应总线中插入 缓冲区。
响应总线通过或逻辑进行合并。
步骤S902，主控模块通过命令总线将配置命令发送给各个终端模块。 主控模块驱动命令总线发送配置命令，终端模块接收该配置命令。 主控模块作为发送端将数据拆分成多个包，通过命令总线进行依次连续多
拍传输，终端模块作为接收端将接收的命令总线的数据进行拼接。每拍具有有效位。
步骤S903,终端模块对命令总线上的配置命令进行译码，并对相关配置寄存器进行操作，在配置命令为读命令时，通过响应总线将读取的数据返回给 主控模块。
终端模块监测命令总线，接收配置命令进行译码，对于写命令，修改对应 的配置寄存器，对于读命令，读取配置寄存器的数据；将读取的数据通过响应
总线返回给主控模块。
终端模块作为发送端将数据拆分成多个包，通过响应总线进行依次连续多 拍传输，主控模块作为接收端将接收的响应总线的数据进行拼接。每拍具有有 效位。
步骤S904，超时监控模块监听命令总线，监听到读命令后，监听响应总 线，在最大的时间间隔内未监听到有效反应后，通过响应总线向主控模块返回 数据。
本领域的技术人员在不脱离权利要求书确定的本发明的精神和范围的条 件下，还可以对以上内容进行各种各样的修改。因此本发明的范围并不仅限于 以上的说明，而是由权利要求书的范围来确定的。
权利要求
1. 一种集成芯片参数配置的系统，包括一个主控模块和多个终端模块，其特征在于，所述终端模块包括配置寄存器，所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对相关配置寄存器进行对应操作。
2. 如权利要求1所述的集成芯片参数配置的系统，其特征在于，所述配 置总线包括命令总线和响应总线；所述主控模块进一步用于通过命令总线将配置命令发送给各个所述终端 模块；所述终端模块，进一步用于接收所述命令总线上的配置命令，并对相关配 置寄存器进行对应操作，在配置命令为读命令时，通过响应总线将从所述配置 寄存器读取的数据返回给所述主控模块。
3. 如权利要求2所述的集成芯片参数配置的系统，其特征在于， 所述命令总线采用树状分布方式，从所述主控模块起，经多级分叉后，连接至所述终端模块。
4. 如权利要求2所述的集成芯片参数配置的系统，其特征在于， 所述响应总线采用树状分布方式，从所述终端模块起，经多级合并后，连接至所述主控模块。
5. 如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述系 统采用配置总线协议，所述配置总线协议采用单向驱动方式，所述命令总线由所述主控模块驱 动，所述终端模块接收；所述响应总线由所述终端模块驱动，所述主控模块接 收。
6. 如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述系 统采用配置总线协议，所述配置总线协议采用串行传送方式，发送端将数据拆分成多个包，通过 配置总线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接。
7. 如权利要求6所述的集成芯片参数配置的系统，其特征在于，进行所述依次连续多拍传输时，每拍具有有效位。
8. 如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述终端模块进一步包括译码逻辑模块、所述配置寄存器和返回控制模块，所述译码逻辑模块用于监测所述命令总线，接收配置命令进行译码，对于 写命令，修改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数 据；所述返回控制模块，用于将读取的数据通过响应总线返回给所述主控模块。
9. 如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述系 统还包括超时监控模块，所述超时监控模块连接所述命令总线和所述响应总线， 所述超时监控模块，用于监听所述命令总线，监听到读命令后，监听所述响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所述主控模块返回数据。
10. 如权利要求4所述的集成芯片参数配置的系统，其特征在于，所述响 应总线通过或逻辑进行合并。
11. 如权利要求2所述的集成芯片参数配置的系统，其特征在于，所述命 令总线和所述响应总线中插有缓冲区。
12. —种集成芯片参数配置的方法，其特征在于，包括 步骤l，将配置寄存器置于终端模块；步骤2，主控模块通过配置总线将配置命令发送给各个所述终端模块；步骤3，所述终端模块接收所述配置总线上的配置命令，并对相关配置寄存器进行对应操作。
13. 如权利要求12所述的集成芯片参数配置的方法，其特征在于，所述 配置总线包括命令总线和响应总线；所述步骤2进一步为所述主控模块通过命令总线将配置命令发送给各个 所述终端模块；所述歩骤3进一步为所述终端模块接收所述命令总线上的配置命令，并对 相关配置寄存器进行对应操作，在配置命令为读命令时，通过响应总线将读取 的数据返回给所述主控模块。
14. 如权利要求13所述的集成芯片参数配置的方法，其特征在于，所述步骤1还包括，将所述命令总线按树状进行分布，从所述主控模块起， 经多级分叉后，连接至所述终端模块。
15. 如权利要求13所述的集成芯片参数配置的方法，其特征在于， 所述步骤l还包括，将所述响应总线按树状分布，从所述终端模块起，经多级合并后，连接至所述主控模块。
16. 如权利要求13所述的集成芯片参数配置的方法，其特征在于， 所述歩骤2进一步为所述主控模块驱动所述命令总线发送配置命令，所述终端模块接收所述配置命令；所述步骤3中通过配置总线将读取的数据返回给所述主控模块进一步为 所述终端模块驱动所述响应总线发送所述数据，所述主控模块接收所述数据。
17. 如权利要求13所述的集成芯片参数配置的方法，其特征在于， 所述步骤2中将配置命令发送给各个所述终端模块和所述步骤3中将读取的数据返回给所述主控模块进一步为发送端将数据拆分成多个包，通过配置总 线进行依次连续多拍传输，接收端将接收的配置总线的数据进行拼接。
18. 如权利要求17所述的集成芯片参数配置的方法，其特征在于，进行 所述依次连续多拍传输时，每拍具有有效位。
19. 如权利要求13所述的集成芯片参数配置的方法，其特征在于，所述 步骤3进一步为监测所述命令总线，接收配置命令进行译码，对于写命令，修 改对应的所述配置寄存器，对于读命令，读取所述配置寄存器的数据；将读取 的数据通过响应总线返回给所述主控模块。
20. 如权利要求13所述的集成芯片参数配置的方法，其特征在于，所述 方法还包括步骤201，超时监控模块监听所述命令总线，监听到读命令后，监听所述 响应总线，在最大的时间间隔内未监听到有效反应后，通过所述响应总线向所 述主控模块返回数据。
21. 如权利要求15所述的集成芯片参数配置的方法，其特征在于，所述 步骤1还包括步骤211，将所述响应总线通过或逻辑进行合并。
22. 如权利要求13所述的集成芯片参数配置的方法，其特征在于，所述步骤1还包括，步骤221，向所述命令总线和所述响应总线中插入缓冲区。
全文摘要
本发明涉及一种集成芯片参数配置的系统及方法，系统包括一个主控模块和多个终端模块，所述终端模块包括配置寄存器，所述主控模块，用于通过配置总线将配置命令发送给各个所述终端模块；所述终端模块，用于接收所述配置总线上的配置命令，并根据配置命令对相关配置寄存器进行对应操作。本发明能够减少走线的数量，缓解对片上布线的压力，同时对配置总线采用了可以缓冲传送的技术，避免了长距离走线带来的主频制约。
文档编号G06F17/50GK101430739SQ200810239009
公开日2009年5月13日 申请日期2008年12月4日 优先权日2008年12月4日
发明者李晓钰, 陈云霁, 翔 高 申请人:中国科学院计算技术研究所