专利名称：相关装置的利记博彩app
技术领域：
本发明涉及用于模式识别，即搜索数据和参考数据的相关的装置和 方法，特别涉及用于为了执行相关将时态数据流转换为并行数据模式的装置。
背景技术：
模式识别涉及通过将(多个)已知的参考对象与数据比较，识别例 如文本或图像的输入的数据中 一 个或多个已知的对象的过程。自发地执 行模式识別的一种理想方式是通过相关的数学运算。本发明涉及改进的 相关器。
模式识别用于很多领域，从询问数据库来定位特定的搜索项到基于 生物统计的识别系统和二维图像中的目标识别。通常使用适当地编程的 处理器，将已知的参考数据串与要搜索的数据比较来识别出匹配，数字 地执行搜索。 一个示例是互联网搜索引擎，其将一个或多个输入参考词 与互联网数据比较以识别出匹配。
然而，当搜索非常大量的数据时，基于软件的模式识别技术可能很 慢或者要求很大的处理能力。还有当以高数据率，例如以电信数据传输 率接收数据时，基于软件的系统可能不能以该速度执行相关。
称为匹配滤波器或者相关器的光学模式识别系统也是已知的，并且
可以用于匹配空间;漠式。最早的这种方案之一是Vander Lugt光学匹配 滤波器,在A Vander Lugt的 "Signal detection by complex spatial filtering" ， IEEE Trans. Inf. Theory IT-10, p 139 - 145 ( 1964 ) 中有所描述。该系统使用光学结构来将场景的傅里叶变换乘以参考图案 的共轭傅里叶变换，之后对组合的图案进行傅里叶逆变换。如果参考和 图像之间存在强的相关，在系统的后焦面上形成尖锐的亮峰。从而该系 统将观察的图像与参考图像比较，并且指示是否存在相关，并且，如果 是，指示它在哪里发生，即系统识别目标在场景中的存在和(多个)位 置。更新的光学模式识别系统电子地执行场景和参考图案的傅里叶变换(FT),并在空间光调制器(SLM)上显示该组合的FT，从而简化和加 速该操作，例如参见国际专利申请WO 00/17809中描述的相关器。这种 光学模式识别系统对于观察的场景等中的目标识别可以工作良好，但是 对于搜索数据库，它们要求用要被搜索的数据或者组合的数据和参考模 式更新SLM。即使用快速SLM, SLM的更新速度也限制后面的应用的相关
的速度。注意，作为这里所使用的，术语相关器将被认为包括基于匹配 滤波器的系统。
最近，已经提出将光学相关的益处应用到高速模式匹配。我们共同 未决的专利申请PCT/GB2005/004028和GB0423093. 4描述了 一种相关器 装置，其使用快速相位调制和并行光学处理来允许高速度相关。
图1示出该快速光学相关器的第一实施例。该相关器对时态或顺序 输入数据流2工作。该数据流例如可以是调幅二进制光信号，诸如电信 中所使用的，并且可以从要搜索某一数据的存在的数据库流出。调幅输 入信号2由光电探测器4检测。检测的数据被用于控制相位调制器6, 该相位调制器6调制稳定激光器8的相位，以产生时态二元相位调制光 信号。高速相位调制器在电信领域存在，并且可以处理非常高的输入数 据速率。然而数据可以任何形式输入，例如它可以作为调幅电信号到达， 并且这些可以直接用来控制相位调制器6。
该相位调制的光数据信号被划分到多个光信道。在该实施例中，每 个光信道包括一长度的光纤14,-14N。每条光纤光信道具有不同的延迟 长度，每条光纤相比前一条光纤具有一增加的延迟，该延迟等于系统的 比特速率。从而在该多条光纤14的输出处，第一光纤将输出等价于一 个特定比特的相位调制信号，而具有增加的延迟的下一条光纤，将输出 前一比特的相位调制信号，以此类推。因此每条光纤的输出将是信号中 的不同比特。因此该装置将时态光信号转换到并行光相位信号。也可以 使用光纤以外的光延迟装置。
每条光纤14的输出由透镜28导向到相位调制空间光调制器(SLM) 18的一部分上。空间光调制器18显示对应于至少一个参考模式(或者 其倒转)的相位调制模式一该参考模式对应于所搜索的某些参考数据。
因此，离开SLM的信号的任一光信道的相位，将是对于输入数据的 该特定比特施加的相位调制和对参考一莫式的该部分施加的相位调制的 组合。在输入数据和参考数据之间没有相关的情况下，得到的光信号中
不同信道的相位将随机变化，因此，该信号将具有变化相位的波前。然 而，在参考模式与输入数据确切匹配的情况下，结果将是所有光信道具 有相同的相位，或者说将产生平面的波前。
得到的光信号由透镜20聚焦到点检测器22。在没有相关的情况下， 具有一种相位的信号的部分将与其它信道的相反相位(这是二元相位系 统)相消地干涉。因此光信号将不会很强地聚焦到检测器22。然而，当 存在相关时，所有的信号同相，因此信号将强烈地聚焦到检测器22。从 而在检测器22检测的信号的强度可以被用作是否相关的指示。
SLM 18可以被配置为显示多于一个参考模式一这在期望搜索多于一 个参考数据串的情况下，或者搜索串长于光信道的数量的情况下是有用 的。在这种情况下，光纤光学器件的输出可以用复制光学器件16复制 成多于一个的并行光信号。想像光纤光学延迟线14的输出被排列为线 性阵列。复制光学器件16，例如达曼(Dammann)光栅，可以在横向复 制该线性阵列的输出，即，一 40信道阵列可以被复制40次以形成40x40 的输出阵列，其中每条线都是该并行光信号的复制。这些将被导向到将 被同样地形成为40x40阵列的调制区域的SLM上，其中每条线表示特定 的参考模式。显然每条线将必须被单独地聚焦到其自己的检测器上，因 此将使用40个光电检测器的线性阵列。
在该相关器的另 一个实施例中，用 一 系列集成光波导代替光纤延 迟。图2示出了该实施例。这里输入数据流40再次被送到相位调制器6， 来相位调制激光器8的输出以产生时态相位调制光信号。
该信号经由输入波导42传送到1 - NMMI分光器44。 MMI分光器44 为多模相干器件，具有输入波导42,多模波导区，和N个输出波导46a... d (为了便于参考示出了四个，但是在工作器件中输出信道的数量会高的 多)。输入光信号激励MMI器件中的多个冲莫式，该MMI器件尺寸被设计 为使得输入的复制在每个输出波导46a...d处重新成像。具有这种属性 的MMI分光器在本领域是熟知的。波导46a...d由任何便利的材料形成， 例如砷化镓，或者可以是在诸如硅这样的半导体材料中形成的自由空间 波导。
调幅控制48用于强度匹配，以确保最佳性能。 每一光波导具有不同的长度，以便给出不同的，递增的延迟长度， 方式类似于上面所述的不同长度的光纤，从一个波导到下一波导的延迟
增加也等于输入数据的比特时间。本领域技术人员会知道如何构造不同
长度的波导，例如通过加入额外的转向54b…d。因此这些波导在输出处 将时态输入信号转换成并行光数据信号。
然而，不同于第一个实施例中光纤的输出被传送到SLM，每个波导 46a…d具有由相位调制器控制52控制的关联的相位调制器50a…d。该 相位调制器控制52控制施加到每个波导的二元相位调制，并为特定参 考数据串施加适当的相位调制。
参考相位调制可以在延迟线的任何点处施加。相位调制器不需要被 对准，并且对于特定波导的延迟可以在相位调制器之前或之后施加，或 者在相位调制器之前和之后都施加。每个波导具有其自身的相位调制 器，这也意味着不需要如上所述将光延迟装置的输出与SLM对准。此外， 任何对于单个信道的精细控制是容易实现的。
相位调制器是集成电-光调制器，象本领域技术人员会非常熟悉的。
波导46a...d的输出形成对于MM1 N-l组合器56的输入。MMI组合 器将波导的输出耦合为从组合器的单个输出，馈送到光电探测器58。在 对MMI组合器的所有输入同相时，信号相长地耦合，而相位不匹配将引 起相消耦合。因此MMI组合器56有效地执行与透镜20相同的功能。因 此检测器上的强度可以用作相关的指示，如上所述。
复制并行光信号的原理也可以应用到该实施例中，以便同时搜索几 个不同的参考串。
因此，通过将信号划分成具有逐位的延迟的几个光信道，所描述的 相关器装置有效地将输入顺序数据转换成并行光数据。参考相位调制也 施加到每条光信道，并且当参考数据和输入数据之间存在相关时，每条 信道将具有相同的相位，这可以由光信道的干涉测量耦合检测。因此， 当施加到SLM或EO相位调制器的参考数据对于某一的数据模式有效地 固定时，该装置可以高速度工作。然而涉及的高数据率仍要求可以系统 的比特速率工作的相位调制器。还有最终的检测器(或多个检测器)和 关联的处理电路需要以系统的比特速率工作。这种部件的成本很高，因 此期望在可能的地方减少带宽要求。
发明内容
从而根据本发明，提供一种相关装置，包括转换器，用于将输入二 进制数据流转换为并行数据流，以便与至少一个参考数据串相关，其中 该转换器包括h N多路输出选择器。
多路输出选择器是一种已知的用于执行串行到并行转换的设备。多 路输出选择器有时候称为串-并转换器。多路输出选择器具有用来接收
输入数据流的输入和N个不同输出。多路输出选择器在接收到比特的时 候将它们有效地存储起来，直到它存储N个比特，在此时间点上它在N 个输出的每个上输出N个存储的比特中不同的一个。它接着从输入信号 存储下N个比特。以这种方式，将N个比特的时态或者串行输入数据流 转换成并行数据信号。
很明显因此多路输出选择器在它已经接收了 N个比特之后仅输出一 信号，并且因此多路输出选择器的输出速率以较输入数据流的比特速率 慢了 N倍。
关于上述的光学相关器，本发明将输入数据流转变成N-信道并行 数据流。接着，经过多路选择的输入数据流的N个不同信道中的每个将 被用于提供一信号，用于单独的光信道的相位调制。因此转换器可以包 括连接到多路输出选择器的每个输出的至少 一个相位调制器，每个相位 调制器作用于单独的光信道。
因此，应当注意，本发明因此需要与上述的相关器相比更多数量的 相位调制器，以便提供输入数据相位调制。对于多路输出选择器的每个 输出信道需要至少一个相位调制器，这会增加系统的成本和复杂性。然 而，本发明至少部分在于实现了，由于多路输出选择器的存在，这些相 位调制器只需要以输入数据的速度的1/N工作。此外，所有下游电子器 件的处理速度也减少到1/N。因此使用多路输出选择器减轻了对相关器 中使用的部件的要求，相应地节约了成本和增加了可用性，和/或允许 较高的数据输入速率。
如果多路输出选择器将具有大量输出信道，即N很大，例如约40, 那么来自相关器的并行数据信号输出可以控制N个相位调制器，每个位 于不同的光信道上，并且以该方式产生一N光信道并行信号。然而大部 分市场有售的多路转接器(以感兴趣的输入数据速率，约10-40G比特 每秒或可能更高)趋向于被限制到1: 4， 1: 8或者1: 16比特多路输 出选择器。优选使用市场有售多路输出选择器，并且方便地使用1: 8
比特多路输出选择器。
因此每一光信道可以额外的包括束分裂器和多个逐步增加延迟的 光延迟，递增的延迟等于比特速率的N倍。从而用光延迟产生并行信号 的原理仍然可以用来将光信道的数量从例如4或8增加到更大的数量。
例如，用1: 8多路输出选择器，每条信道上可以有4个不同光延迟， 给出一 32比特并行信号。
光延迟装置可以是任何适当的光延迟，例如光纤的长度或者具有不 同路径长度的集成光波导。
应当注意，尽管没有多路输出选择器的相关器查看m比特的每个相 继组合，其中m是系统中光信道的数量，多路输出选择器的使用仅查看 数据的某些抽点(snapshot)。换言之，考虑没有多路输出选择器的， 具有32个光信道的相关器。从该多个光信道的第一个完整输出将是比 特1-32,其中对应于第一比特的数据位于延迟最多的信道，对应于第 32比特的数据位于延迟最少的信道。 一个比特周期之后，每个信道上的 数据将变化到输入数据中的下一比特，即，输出将是比特2-33,以此 类推。从而输入数据每32比特的连续将最终被生成，用于与参考数据 相关。如果从比特21 - 52的数据匹配参考数据，在该时刻将找到相关。
然而，利用多路输出选择器，不是每个序列都与参考数据比较。例 如，如果使用1: 8多路输出选择器，有8个光信道，每个具有4个延 迟，输出也是32个光信道。第一完整输出也是比特序列1 - 32。然而， 这将保留在光信道的输出上一段时间，该段时间等于比特速率的八倍， 之后以比特9-40替换输出。下一输出将是比特17-48,再下一个是比 特25 - 56。因此可以看出使用根据本发明的装置将不会显示比特21-52的序列，从而将漏掉与参考的可能相关。
然而对于一些应用，数据不是任意的而是将以有意义的形式排列。 本领域技术人员将意识到数字数据通常以字节(8比特的信息)的形式 传送，因此将只希望搜索对应信息的全部字节的序列。基于一个字节的 末端部分和下一字节的起始部分找到参考数据和输入数据之间的相关 将是假的肯定。因此，使用多路输出选择器可以确保只有有意义的数据 序列可用于相关，并且呈现所有有意义的组合。
作为使用光延迟形成更多个光信道的替代，在另一实施例中，1: N 多路输出选择器的每个输出被连接到 一 系列锁存器电路，这些锁存器电
路以多路输出选择器的输出速率被计时，并且每个锁存器电路的输出信 道连接到 一作用于不同光信道的相位调制器。这些锁存器电路实际上形 成具有多个输出的移位寄存器，每个输出控制一相位调制器。该电路也 被称为抽头点位于每个单元之间的一种类型的移位寄存器。
从而任何特定输出信道上来自多路输出选择器的输出进入到第一 锁存器电路。锁存器电路以多路输出选择器的输出速率被计时，并且在 每一时钟脉冲，数据既被传送到链中的下一锁存器电路，还被输出以控 制相位调制器。考虑多路输出选择器的第一输出。该数据被输出到第一 锁存器电路，并且还可以被用于送到第一光信道上的相位调制器。在下 一时钟时间第 一 锁存器电路中存储的数据的值被传送到链中的第二锁 存器电路，并且还被用于送到第二相位调制器。在下一时钟时间该数据 的值被传送到下 一锁存器电路，并且被用于送到 一 不同的相位调制器。 因此可以看出，在任何一个时钟脉冲上，该系列中的第一锁存器电路正 在输出其保持的数据值，第二锁存器电路正在输出前一数据的值，以此 类推。从而各锁存器电路作用好像电域的而不是光域的一系列(定时的)
延迟。因此可以使用1: 8多路输出选择器，在八个输出的每个上有四 个锁存器电路的系列，从而给出40比特输出。
消除对光延迟的需求可以是有利的，特别是与使用光纤光延迟相 比。光纤光延迟会表现出随温度的变化，这种变化会影响承载的光的相 位。使用电子延迟不需要光纤，从而消除了该潜在的错误源。
应当注意，对于较低的输入数据速率，使用一系列锁存器电路提供 了这样的机会，即提供一系列电延迟而不需要多路转接器。例如，39 个串联的锁存器电路的系列，以实际的比特速率被计时，每个电路之间 有抽头点，可以将40比特长序列直接转换成并行电信号供给相位调制 器。因此，在本发明的另一方面，提供一种相关装置，包括转换器，用 于将输入二进制数据流转换成并行数据流，以便与至少一个参考数据串
相关，其中该转换器包括一系列锁存器电路。
然而在高数据速率下锁存器电路可能不能那么快的工作，使用多路 输出选择器减少了锁存器电路工作的时钟速率。它还减少了检测器用来 检测相关的带宽。
本发明已经描述了涉及一种光学相关装置，该光学相关装置使用利 用参考和输入数据调制的光相位的调制，以通过相干测量的组合确定相
关的存在。
然而本发明人还实现了能够同样在电子域进行相关，从而实现了全 电子相关器。使用锁存器电路来产生电延迟的本发明，可以被用于产生 代表输入数据的并行电二进制数据信号。该并行数据信号可以与参考数 据信号比较来确定是否存在匹配。组合实际上是比特加运算_一将并行 输入数据信号的信道中的特定比特的值与参考值相加。在两个字相同的
情况下，结果是零二进制1 + 二进制1 = 二进制0, 二进制0 + 二进制 0 = 二进制0。然而不匹配情况导致值1: 二进制1 + 二进制0 = 二进制1, 二进制G + 二进制1 =二进制1。因此对每个信道的输入数据的数据值与 相关的参考数据执行逻辑组合，在存在匹配的情况下将产生0,而不存 在匹配的情况下将产生1。实际上使用比特减或者比特差作为检测标准， 将相关器转换为"零差值"鉴别器，可能是有利的。
可以通过使用异或(ExOR)逻辑布置组合来自数据的值和参考信号 的值，来执行对于每一信道的组合。求和电阻器与每一逻辑布置的输出 串联地方式给出，从而使用一电平检测电路将所有的信道组合起来，该 电平检测电路配置为在零差值时触发。
本发明同等的适用于这样的全电子相关器，该全电子相关器在共同 未决的专利申请中要求保护。
现在将参考附图，以仅示例的方式描述本发明，附图中 图1示出如共同未决的专利申请PCT/GB2005/004028和 GB0423093.4中所述的光学相关器；
图2示出PCT/GB2005/004028中描述的相关器的另 一个实施例； 图3示出根据本发明一个实施例的相关器的示意图； 图4示出根据本发明另一方面的相关器的示意图； 图5示出包含本发明的全电子相关器。
具体实施例方式
图1和2示出PCT/GB2005/004028和GB0423093. 4中描述的相关装 置的不同实施例。上面已经描述了这些相关器的操作。
图3示出根据本发明的相关器，其中与图1和2中相同的要素使用
相同的附图标记标出。
调幅电信号形式的输入数据信号40,由1: 8多路输出选择器30(例 如Inphi 5081DX 50Gbps k 4多路输出选择器，或者Broadcom BCM8125 1: 16多路输出选择器)接收。多路输出选择器30由字节边界触发器 32控制，将串行输入数据中的八位字节转换成八信道并行数据信号。从 而多路输出选择器30以输入数据比特速率的八分之一的速率，在其八 个输出信道的每一个上输出不同的比特值(注意，为了清楚，只示出了 三个信道)。
多路输出选择器30的每个输出被用于控制作用于不同的光信道的 不同的相位调制器6。稳定的连续波激光器8发出光入射到1到8路束 分裂器34,以产生八个不同的光信道，每个光信道具有关联的相位调制 器6。以这种方式，产生一并行8信道光信号，其中每个信道的相位复 制输入数据。注意，每个相位调制器只需要以等于输入比特速率的八分 之一的速率工作。
为了给出供比较的所需比特的数量，每个光信道被接着输入到具有 四条光延迟线的光延迟装置，该四条延迟线具有递增的延迟，每条相继 的延迟线相对于前一线被延迟等于比特速率八倍的延迟(即多路输出选 择器输出的更新速率)。也就是说相继的延迟是输入比特周期的8, 16, 24和32倍。以这种方式，形成由输入数据的32比特的序列构成的并行 光信号。
如图所示，每个光延迟装置具有1到4路束分裂器12和不同长度 的光纤光延迟线14,实际上与图1所示的单个延迟装置相同的布置。然 而，可以使用任何适当的光延迟装置，特别是可以使用集成光波导，即 在半导体材料中形成的波导。
每条延迟线14的输出由透镜阵列28中的小透镜(lenslet)会聚 到相位调制SLM 18的适当部分上。注意，可以使用SLM的阵列，每个 用于一个或多个延迟装置的输出，或者可以使用用于所有信道的单个大 的SLM。相位调制SLM显示所需的参考相位调制才莫式。
如果存在相关，该SLM或每个SLM的输出为同相，并且由透镜20 强烈地会聚到检测器22上。然而当没有相关时，相位相消地干涉而给 出减弱的信号。
然而应该再次注意到，由于多路输出选择器的存在，相位调制模式
仅以等于比特速率的八分之一的速率变化。因此;f全测器22也只需要检 测等于比特速率的八分之一 的速率的变化。这很大的减轻了对于检测器 和后续的处理电子器件的的要求，允许更容易得到的部件被用于高数据 率系统。
图4示出本发明的一实施例，其中用电子延迟代替了光延迟装置。
相似的部件同样具有相同的附图标记。如上面参照第一实施例所述，AM 输入信号40由1: 8多路输出选择器32接收，多路输出选择器30由字 节边界触发器控制。多路输出选择器30的每个输出也连接到相位调制 器6 0,但是每个输出还连接到四个锁存器电路62, - 624的系列的输入。 每个锁存器电路连接到下一个，并且每个锁存器电路的输出还连接到相 位调制器60。锁存器电路62也由字节边界控制器32控制，并且该系列 表现如同移位寄存器。因此从多路输出选择器输出的数据值沿该系列脉 动。在任何更新时间，从多路输出选择器输出的数据将被输出到相位调 制器60。同时，每个信道的系列中的第一锁存器电路将输出前一数据， 而每个系列中的第二锁存器电路将输出该前 一数据之前的数据，以此类 推。从而将40信道电信号传送到相位调制器60。相位调制器60可以是 对激光器8的输出工作的40信道调制器，或者可以在40个单独的光信 道上使用40个单独的相位调制器的系列。
相位调制器的输出由透镜阵列28会聚到一个或多个SLM 18上，以 与如上所述完全相同的方式提供相关。
从而锁存器电路的使用允许电子延迟装置，而不是光延迟装置。通 过使用多路输出选择器来降低更新速率，能够在高数据速率下使用电子 延迟装置，并且提供的优点是，受温度等影响的光相位变化不会再有影 响。
图5示出相关器装置的完全电子版本。该完全电子版本具有相同的 输入40, 1: 8多路输出选择器30，字节边界控制器32和一系列锁存器 电路62以产生40信道并行电信号。然而相关也是电子的实现的。
相关基于比特加进行，即，原理为如果输入数据中的特定比特匹配 相关的参考比特，和将是零，而如果不匹配，和将是1。因此对于完全 的匹配，所有信道的所有输出之和将是零，而大于零的值指示不匹配。
因此，字到比特转换器70产生等于所搜索的参考数据的并行电子 二进制数据信号。使用异或逻辑布置72与求和电阻74—起，将字到比特转换器的相关输出与并行输入数据信号的相关信道组合。接着由差值
检测电路76监测所有信道的组合，该差值检测电路76被布置为在零差 值时触发响应。以这种方式，可以实现全电子相关器，例如在诸如ASIC 的单个芯片上。几个相关器可以并行地运行以查找不同的参考数据，而 长的搜索串可以被分为几个不同部分。
权利要求
1.一种相关装置，包括转换器，用于将输入二进制数据流转换为并行数据流，以便与至少一个参考数据串相关，其中该转换器包括1N多路输出选择器。
2. 如权利要求1所述的相关装置，其中转换器包括连接到多路输 出选择器的每个输出的至少一个相位调制器，每个相位调制器作用于单 独的光信道。
3. 如权利要求2所述的相关装置，其中每个光信道包括束分裂器 和多个具有递增增加的延迟的光延迟，递增的延迟等于比特速率的N倍。
4. 如权利要求3所述的相关装置，其中光延迟包括不同长度的光纤。
5. 如权利要求3所述的相关装置，其中光延迟包括不同长度的集 成光波导。
6. 如权利要求1或2所述的相关装置，其中1: N多路输出选择器 的每个输出被连接到一 系列锁存器电路，所述锁存器电路以多路输出选 择器的输出速率被计时，并且每个锁存器电路的输出信道连接到作用于 一不同光信道的相位调制器。
7. 如之前任一权利要求所述的相关装置，其中1: N多路输出选择 器为1: 4多路输出选择器，1: 8多路输出选择器或1: 16多路输出选 择器。
8. 如权利要求1所述的相关装置，其中该相关装置是全电子装置。
9. 1: N多路输出选择器在相关装置中的使用。
10. —种相关装置，包括转换器，用于将输入二进制数据流转换成 并行数据流，以便与至少一个参考数据串相关，其中该转换器包括一系 列锁存器电路。
11. 如权利要求8所述的相关装置，其中每个锁存器电路的输出信 道的输出连接到作用于一不同光信道的相位调制器。
12. 如权利要求10所述的相关装置，其中该相关装置是全电子装置。
13. —系列锁存器电路在相关装置中的使用。
14. 异或门阵列的使用，以便确定输入和参考数据之间的差值，被 求和以与一比特序列相关。
全文摘要
本发明涉及一种模式识别相关器，其中将一串行输入数据信号转换为并行数据信号，以便与一个或多个参考数据信号相关。本发明涉及这种相关装置中多路输出选择器的使用，以便减少后续部件的数据更新速率。本发明还涉及使用一系列锁存器电路来提供电域中的输入数据信号的串行到并行转换。
文档编号G06K9/74GK101371265SQ200680052717
公开日2009年2月18日 申请日期2006年12月12日 优先权日2005年12月12日
发明者A·C·莱温, G·J·麦唐纳, R·A·威尔逊 申请人:秦内蒂克有限公司