专利名称：主板供电保护电路的利记博彩app
技术领域：
本发明是关于一种主板供电保护电路，尤其是一种可自动检测CPU(Central Processing Unit，中央处理器)供电状况的主板供电保护电路。
背景技术：
电脑电源插头有一针脚上提供了一电源控制信号(PWRBTN#信号，也称为POWER BUTTON信号)，该信号通常为高电平，待电脑上的电源开关按钮(Power Button)被按压后，该PWRBTN#信号转变为一低电平，当松开电源开关按钮后，PWRBTN#信号会立即恢复为高电平。PWRBTN#信号由高电平转变为低电平时，可改变电源的工作状态，例如，若电源此时未给电脑供电，则此时电源启动而给电脑供电；若此时电源正在给电脑供电，则此时电源关闭而停止给电脑供电。
当电脑开机时，按压电脑上的电源开关按钮，该PWRBTN#信号由高电平转变为低电平，电源被启动，从而开始供电，待PWRBTN#信号变为低电平约200ms后，电源产生一表示输出电压正常的PWROK信号(高电平有效)。
随着CPU运行频率的提升，其耗电功率越来越高，因此电脑电源提供了专门为CPU供电的插头。目前用户多趋向于自己动手去解决电脑的一些小问题，例如在主机板上插装元件或清洁CPU风扇等，在进行这些操作时，为了方便操作及安全考虑，用户往往会将电源插接在主板上的电源线拔掉，待操作完成后，再将这些电源线插上，但由于CPU电源线不太醒目，用户常常仅接上主板电源线而忘记接上CPU电源线。在这种情况下，用户开机后，电源不能实现对CPU供电，但仍然给主板供电。若这种情况持续一段时间，主板极易受损。
发明内容
鉴于以上内容，有必要提供一种能自动检测CPU供电状况，而对主板进行保护的供电保护电路。
以下以一较佳实施方式说明，一种主板供电保护电路，用来对漏接CPU电源线的主板进行保护，所述主板供电保护电路包括一第一晶体管及一第二晶体管，所述第一晶体管的基极连接一CPU电压信号，所述第一晶体管的集电极连接一与所述CPU电压信号同时产生的辅助信号，所述第一晶体管的发射极接地，所述第二晶体管的集电极与电源控制信号相连，所述第二晶体管的发射集接地，所述第二晶体管的基极与所述第一晶体管的集电极相连。
与原先技术相比，本发明能在开机时快速检测出CPU供电状况，若CPU供电状况出现异常则自动关机，能及时地保护主板。
图1为本发明主板供电保护电路一较佳实施例的电路图。
图2为本发明主板供电保护电路另一较佳实施例的电路图。
具体实施方式请参阅图1，本发明主板供电保护电路包括一第一晶体管Q1、一第二晶体管Q2及一第三晶体管Q3。
当按下电源开关按钮后，PWRBTN#信号变为低电平，电源启动而给主板供电，如供给CPU+12V电压而产生CPU电压信号，及供给主板+5v电压而产生+5v电压信号；在PWRBTN#信号出现约200ms后，电源产生一表示输出电压正常的电压正常信号(PWROK信号，也称为POWER OK信号)。本实施例采用主板+5v电压信号及PWROK信号等高电平信号作为为辅助信号，辅助信号也可采用其它信号，而不限于上述两信号。
第一晶体管Q1的基极与位于主板上的CPU电压信号相连，集电极连接第二晶体管Q2，发射极接地；一第四电阻R4连接于第一晶体管Q1的基极；一第五电阻R5连接在第一晶体管Q1的基极与发射极之间，作为第一晶体管Q1的偏置电阻。
第二晶体管Q2的基极与第一晶体管Q1的集电极相连，第二晶体管Q2的集电极连接PWRBTN#信号，发射极接地；一第三电阻R3连接在第二晶体管Q2的基极与发射极之间，作为第二晶体管Q2的偏置电阻。
第三晶体管Q3的基极连接PWROK信号，集电极与主板+5v电压信号相连，发射极与第一晶体管Q1的集电极相连；一第一电阻R1连接于第三晶体管Q3的基极，作为第三晶体管Q3的基极电阻；一第二电阻R2连接于第三晶体管Q3的集电极，作为第三晶体管Q3的集电极电阻。
其工作过程为，开机时按下电源开关按钮，PWRBTN#信号变为低电平，电源启动，产生一表示输出电压正常的PWROK信号，且电源给主板供电，产生主板+5v电压信号。
若电源供给CPU的电源电线已接好，电源给CPU供电，则图1中的CPU电压信号为高电平，该高电平的CPU电压信号通过第五电阻R5在第一晶体管Q1的基极与发射极之间产生一偏置电压，第一晶体管Q1导通。第一晶体管Q1发射极接地，从而第一晶体管Q1集电极等效接地，与第一晶体管Q1集电极相连的第二晶体管Q2的基极也等效接地，且由于第二晶体管Q2的发射极接地，第二晶体管Q2的基极与发射极之间无电压，第二晶体管Q2截止，该主板供电保护电路不发生作用，PWRBTN#信号不受影响，继续保持高电平，电脑保持开机状态。
若电源供给CPU的电源电线未接，电源未给CPU供电，则图1中的CPU电压信号为低电平，所述第一晶体管Q1基极与发射极间无电压，第一晶体管Q1截止。所述第三晶体管Q3在+5v电压信号及PWROK信号的高电平作用下导通，并通过第三电阻R3而构成一回路，同时在第二晶体管Q2的基极与发射极之间产生一偏置电压，而使第二晶体管Q2导通，第二晶体管Q2的发射极接地，因而第二晶体管Q2的集电极等效接地，从而与第二晶体管Q2的集电极连接的PWRBTN#信号也等效接地而再次变为低电平，电脑自动关机而对主板进行保护。
请参阅图2，其为本发明主板供电保护电路的另一实施例的电路图，在本实施例中将第三晶体管Q3省去，直接将与CPU电压信号同时产生的高电平的+5v电压信号连接在第一晶体管Q1的发射极，一第六电阻R6连接于第一晶体管Q1的发射极。
工作时，若电源供给CPU的电源电线已接好，则第一晶体管Q1导通，第一晶体管Q1的集电极为低电平，第二晶体管Q2截止，该主板供电保护电路不发生作用，PWRBTN#信号不受影响，继续保持高电平，电脑保持开机状态。若电源供给CPU的电源电线未接，CPU电压信号为低电平，第一晶体管Q1截止，在+5v电压信号的作用下，第二晶体管Q2导通，PWRBTN#信号变为低电平，电脑自动关机而对主板进行保护。
在本实施例中，与CPU电压信号同时产生的+5v电压信号也可用与CPU电压信号同时产生的其它辅助信号替代。
权利要求
1.一种主板供电保护电路，用来对漏接CPU电源线的主板进行保护，其特征在于所述主板供电保护电路包括一第一晶体管及一第二晶体管，所述第一晶体管的基极连接一CPU电压信号，所述第一晶体管的集电极连接一与所述CPU电压信号同时产生的辅助信号，所述第一晶体管的发射极接地，所述第二晶体管的集电极与电源控制信号相连，所述第二晶体管的发射集接地，所述第二晶体管的基极与所述第一晶体管的集电极相连。
2.如权利要求1所述的主板供电保护电路，其特征在于第一晶体管及第二晶体管为场效应管。
3.如权利要求1所述的主板供电保护电路，其特征在于所述辅助信号为一高电平信号。
4.如权利要求3所述的主板供电保护电路，其特征在于一第六电阻连接于所述第一晶体管的集电极。
5.如权利要求1所述的主板供电保护电路，其特征在于所述主板供电保护电路还包括一第三晶体管，所述第三晶体管的基极连接一与所述CPU电压信号同时产生的第一高电平信号，集电极连接一第二高电平信号，发射极输出所述辅助信号。
6.如权利要求5所述的主板供电保护电路，其特征在于所述第一高电平信号为电压正常信号。
7.如权利要求5所述的主板供电保护电路，其特征在于一第一电阻连接于所述第三晶体管的基极，一第二电阻连接于所述第三晶体管的集电极。
8.如权利要求1所述的主板供电保护电路，其特征在于一第三电阻连接于所述第二晶体管的基极与发射极之间。
9.如权利要求1所述的主板供电保护电路，其特征在于一第四电阻连接于所述第一晶体管的基极。
10.如权利要求1所述的主板供电保护电路，其特征在于一第五电阻连接于所述第一晶体管的基极与发射极之间。
全文摘要
一种主板供电保护电路，用来对漏接CPU电源线的主板进行保护，所述主板供电保护电路包括一第一晶体管及一第二晶体管，所述第一晶体管的基极连接一CPU电压信号，所述第一晶体管的集电极连接一与所述CPU电压信号同时产生的辅助信号，所述第一晶体管的发射极接地，所述第二晶体管的集电极与电源控制信号相连，所述第二晶体管的发射集接地，所述第二晶体管的基极与所述第一晶体管的集电极相连。
文档编号G06F11/30GK1928776SQ200510037238
公开日2007年3月14日 申请日期2005年9月9日 优先权日2005年9月9日
发明者黄嘉文 申请人:鸿富锦精密工业(深圳)有限公司, 鸿海精密工业股份有限公司