协调南北桥电路与cpu于不同节能状态的电路及方法

专利名称：协调南北桥电路与cpu于不同节能状态的电路及方法
技术领域：
本发明涉及一种能协调南北桥电路与中央处理器切换于不同节能状态的电路及相关方法，特别是涉及一种以精简的开漏极架构指示联机电路使南北桥电路能协调中央处理器切换于C2/C3节能状态以支持总线主控服务的电路及相关方法。
背景技术：
计算机系统是现代信息社会最重要的硬件基础之一。除了对效能的追求之外，现代化的计算机系统还要讲究耗能的降低。故现代的信息厂商也将减少耗能视为计算机系统研发的重点之一。
在计算机系统中，会设有中央处理器主控数据数据的处理及运算，由北桥电路、南桥电路形成的芯片组则负责管理中央处理器及其它外围装置的数据交换。举例来说，北桥电路会通过其总线连接于系统存储器及图形加速卡，南桥电路则会通过总线连接于硬盘机、光驱、键盘、鼠标等外围装置。由于中央处理器会主控整个计算机系统进行许多种不同的运作，为了减少在不同情况下的耗能，现代的中央处理器都能运作于多种不同层次的节能状态。如本领域的技术人员所知，现代的中央处理器能运作于C0、C1、C2、C3、C4与C5等由浅至深的各种节能状态。在状态C0之下，中央处理器能完全发挥各种运算、控制的功能，能正常地接收/发送各种指令、讯号及时钟，相对地其耗能也最高。在较深的节能状态C1下，中央处理器就会进入待命(halt)状态而停止发出指令，此时中央处理器就不像在状态C0之下能发挥完全的功能；相对地，其耗能也会减少。在比状态C1更深一层的节能状态C2下，除了状态C1下已关闭的功能，中央处理器还会进一步停止时钟的输出，仅以电力维持其内部锁相回路(PLL)的运作；而中央处理器中的易失性高速缓冲存储器(cache)也仅是以电力维持其所记录的内容。换句话说，在状态C2下，中央处理器所能进行的功能比状态C1还少，但状态C2下的耗能也会比状态C1来得低。
以此类推，到了更深的节能状态C3，中央处理器还会进一步关闭内部锁相回路以节省更多的能量；在状态C3之下，中央处理器的耗能已经降为C0状态下的1/5至1/10了。进入更深的状态C4、C5后，中央处理器的耗能更低，相对地其所能发挥的功能也就越来越受限。
进入较深的节能状态固然能使中央处理器的耗能降低，但为了维持整个计算机系统的正常运作，中央处理器还是必需视情况而切换、恢复至较浅的节能状态。举例来说，当北桥、南桥电路的外围装置在需要存取系统存储器中的数据时，外围装置会要求南桥电路通过北桥电路存取存储器，此行为称为总线主控(bus master)。在为外围装置进行总线主控时，南北桥电路除了要管理该外围装置与系统存储器间的数据交换之外，北桥电路还要先向中央处理器进行一窥探(snooping)运作(即请中央处理器检查内部高速缓冲存储器(Cache)内是否存在此笔资料，且为最新的值)，以确保中央处理器中的高速缓冲存储器与系统存储器中数据的一致性。如本领域的技术人员所知，中央处理器在执行程序、处理资料数据时，可能会将其所需的数据由系统存储器加载至中央处理器本身的高速缓冲存储器中，以加快对这些数据的存取速度。然而，当中央处理器已经对高速缓冲存储器中的数据进行内容更新后，却不一定会马上更新系统存储器中的对应数据。在此时，若是有外围装置发出总线主控要求而想要存取系统存储器时，就可能会错误地存取到这些未更新的数据。为了确保上述这种情况不会发生，当外围装置发出总线主控要求时，北桥电路会提供窥探运作的服务，以检查中央处理器中的高速缓冲存储器数据是否属于外围装置要存取的数据，确保外围装置存取到的数据具有正确的内容。
为了要支持北桥电路进行上述的窥探运作，当有外围装置发出总线主控要求时，中央处理器至少要运作于状态C2或更浅的节能状态。若中央处理器运作于状态C3或更深的节能状态，就无法支持北桥电路提供窥探服务。而在已知技术中，为了要支持总线主控要求的相关运作，则要将中央处理器唤醒至最浅的节能状态C0；其过程可概述如下。当中央处理器运作于C3状态时，若有外围装置提出总线主控要求讯号给南桥电路，南桥电路会依序将状态讯号STPCLK#(#表示反相的STPCLK)及SLP#由数字0转变成数字1，这样就能将中央处理器由状态C3中唤醒，使其切换运作于全功能的状态C0。中央处理器恢复至状态C0后，就可发出更改缓存器的要求，将另一位于南侨电路的缓存器(阻止总线主控要求讯号到北桥电路)IO22(或称ARB_DIS)由数字1改变为数字0，代表北桥电路与中央处理器已经能支持窥探服务。据此，南北桥电路就会正式开始处理外围装置的总线主控，由北桥电路提供窥探服务。
然而，上述已知技术的缺点之一，就是其无法有效减少中央处理器的耗能。其实中央处理器在状态C2就可以支持北桥电路的窥探服务，上述的已知技术的所以要将中央处理器唤醒至状态C0，是因为中央处理器在状态C0之下才能改变缓存器IO22的状态，并进一步确保北桥电路由状态C3切换到状态C2以上才能支持窥探服务。除了改变缓存器IO22之外，外围装置的总线主控要求仅需由南北桥电路来响应处理，不需要中央处理器提供其它的运算服务。所以，上述将中央处理器唤醒至状态C0来处理总线主控要求的已知技术，会造成不必要的高耗能。

发明内容
因此，本发明的主要目的，是提出一种以指示联机电路来协调南北桥电路服务总线主控要求的电路及相关装置，使中央处理器仅需恢复至状态C2即可支持总线主控要求，克服已知技术需使中央处理器恢复至状态C0而增加耗能的缺点。
在本发明的较佳实施例中，是以开漏极的配置于南北桥电路之间设置指示联机电路，南北桥电路都能在服务总线主控要求时对此指示联机电路发出指示讯号，而开漏极的配置使指示联机电路上的讯号能反应南北桥电路是否有其中之一发出了指示讯号。而南桥电路就可根据指示联机电路的讯号来判断北桥电路是否已经完成窥探运作，反之北桥电路也可得知南侨电路是否有新的总线主控要求，而在南北桥电路协同处理总线主控期间，中央处理器仅需运作于状态C2，不需恢复至状态C0来改变讯号IO22的状态，也因此本发明能大幅降低中央处理器在总线主控期间的耗能。
本发明南北桥电路服务总线主控要求的过程可描述如下。当中央处理器运作于状态C3时，若有南桥电路的外围装置要求总线主控而要存取系统存储器，南桥电路会使状态讯号SLP#由数字0转为数字1而使中央处理器恢复为状态C2，并在指示联机电路上发出指示讯号，以确定北桥电路被唤醒到状态C2或C2以上，使其回复至能支持窥探运作的状态。等到北桥电路可以进行窥探运作时，南桥电路会以一讯号UPCMD提示北桥电路开始为外围装置提供窥探服务。在北桥电路提供窥探服务、进行总线主控的期间，北桥电路也会持续于指示联机电路上发出指示讯号。若外围装置是要将数据写入至系统存储器，南桥电路在将外围装置的数据传输至北桥电路后，即可停止发出指示讯号，此时北桥电路发出的指示讯号会使指示联机电路上的讯号持续地反应仍有电路(即北桥电路)正在进行总线主控的相关运作。等到北桥电路完成对总线主控要求的所有服务，北桥电路就会停止发出指示讯号，而指示联机电路上的讯号也会随之改变，反应出南北桥电路均已完成总线主控要求的相关服务而停止发出指示讯号。据此，南桥电路就可再度使中央处理器恢复至状态C3。
另一方面，若外围装置是要读取系统存储器中的数据，则北桥电路在完成窥探运作并将系统存储器数据传输至南桥电路后，即可停止发出指示讯号。等南桥电路将北桥电路传来的数据传输至外围装置后，南桥电路就会停止发出指示讯号。指示联机电路上的讯号会反应出南北桥电路均完成总线主控要求的相关服务而停止发出指示讯号，故南桥电路就可使中央处理器恢复至状态C3。
由于本发明中的南北桥电路可藉由指示联机电路来协调处理外围装置的总线主控要求，故在服务总线主控要求期间，中央处理器不需要回到状态C0来改变缓存器IO22的状态，仅需回到状态C2来支持北桥电路的窥探运作；也因此，本发明能大幅节省中央处理器的耗能。


图1为本发明计算机系统的功能方块示意图。
图2、图4为图1计算机系统运作时各相关讯号波形时序的示意图。
图3为图2中运作的流程示意图。
图5为图1中计算机系统的耗能示意图。
附图符号说明10计算机系统12中央处理器14北桥电路 16南桥电路
18存储器 20图形加速卡22外围装置 24窥探模块26A-26B指示模块28控制模块30指示联机电路 102-116步骤ta0-ta7、tb0-tb7、tc0-tc5 时点op1-op2输出入端V、G直流偏压Q1-Q2晶体管WRDY、RRDY、UPCMD、SLP、BMI_SB、BMI_NB、BMI 讯号具体实施方式
请参考图1。图1为本发明计算机系统10的功能方块示意图。计算机系统10中设有中央处理器12、形成一芯片组的北桥电路14与南桥电路16、作为系统存储器的存储器18(譬如说是动态随机存取存储器)、图形加速卡20以及其它的外围装置22。中央处理器12用来主控计算机系统10的数据处理、数据运算，南桥电路16、北桥电路14则管理中央处理器12、存储器18以及其它各外围装置间的数据交换。其中，图形加速卡20可视为北桥电路14的外围装置，用来处理图形数据，使计算机系统10的运作情形能以图形画面的方式显示；南桥电路16可连接于一个或多个外围装置(图1中以外围装置22做为代表)，此外围装置可以是一硬盘机、光驱、各式各样的适配卡(像是声卡、网络卡)、或是键盘、鼠标等输入装置。
为了实现本发明，北桥电路14中设有一窥探模块24及一指示模块26A，而南桥电路16中设有一控制模块28及另一指示模块26B。在本发明的较佳实施例中，南桥电路16及北桥电路14间可设置有一开漏极架构(open-drained configuration)的指示联机电路30。如图1所示，北桥电路14中的指示模块26A可经由一开漏极架构电路，例如由一晶体管(可以是n型金属氧化物半导体晶体管)Q1的栅极、漏极而于北桥电路的输出入端(IO pad)op1电连于指示联机电路30；同样地，南桥电路16中的指示模块26B亦可经由另一开漏极架构电路，例如由一晶体管Q2的栅极、漏极而于南桥电路的输出入端op2电连至指示联机电路30(其中V、G为偏压的直流电压)。当北桥电路14在进行总线主控要求的相关服务时，北桥电路14中的指示模块26A就会驱动晶体管Q1的栅极使其导通，相当于在指示联机电路30上发出(assert)一数字0的北桥指示讯号BMI_NB#(#表示反相的BMI_NB)。同理，当南桥电路16在进行总线主控要求的相关服务时，南桥电路16的指示模块26B则会驱动晶体管Q2的栅极使其导通，相当于在指示联机电路30上发出一数字0的南桥指示讯号BMI_SB#。由于开漏极架构电路的配置，指示联机电路30上的讯号BMI#就相当于指示讯号BMI_SB#、BMI_NB#两者逻辑运算(例如OR运算)的结果，可反应出南北桥电路中的指示模块26B、26A是否有其中之一发出了指示讯号(即讯号BMI_SB#或BMI_NB#)。而此讯号BMI#就可视为一状态调整讯号。这样一来，南北桥电路就可通过此指示联机电路30互相协调，例如使北桥电路进行状态变化(例如由C3变成C2)，并且不用使中央处理器回到状态C0来改变缓存器IO22的状态，只要南北桥电路在通过内部机制来使总线主控要求不受缓存器IO22影响，让北桥电路继续进行窥探运作，而南桥电路16中的控制模块28，也就可根据讯号BMI#来以讯号SLP#与STPCLK#(在此未显示)控制中央处理器12所运作的节能状态(例如回到状态C2)。当指示联机电路30以讯号BMI#反应南北桥电路均未发出指示讯号时，控制模块28就会使中央处理器12休眠于状态C3；当指示联机电路30反应出南北桥电路有其中之一还在发出指示讯号时，控制模块28就会使中央处理器12运作于状态C2。另外，在北桥电路14在进行总线主控的相关处理时，窥探模块24即可对状态C2的中央处理器12进行窥探。
为进一步说明本发明实施时的情形，请继续参考图2(并一并参考图1)；图2为图1中计算机系统运作时，各相关讯号波形时序的示意图；图2的横轴为时间。如图2所示，假设在时点ta0之前，中央处理器12休眠于状态C3。到了时点ta0，外围装置22要求南桥电路16进行一写入的总线主控服务，要将数据写入至存储器18。为了进行总线主控，南桥电路16的控制模块28就会在时点ta0之后开始将讯号SLP#由数字0改变至数字1，使中央处理器12在时点ta0由状态C3切换至状态C2，以支持北桥电路14稍后要进行的窥探服务。在时点ta1，南桥电路16中的指示模块26B也开始驱动晶体管Q2，在指示联机电路30上发出数字0的南桥指示讯号BMI_SB#(在此数字0例如使用Vcc的电压而数字1对应使用GND的地端电压)；而开漏极的指示联机电路30上的讯号BMI#同样也就转变为数字0，反应出已经有电路开始发出指示讯号。同时在时点ta1由指示联机电路30接收南桥指示讯号BMI_SB#后，将使北桥电路14进入较浅的节能状态(像是状态C2)，因此其内部的锁相回路恢复运作就可提供窥探运作服务。另一方面，北桥电路会提供一特定的状态讯号(未示于图1)，使南桥电路16可知悉北桥电路要重新开启锁相回路才能提供服务，故南桥电路16会等待一段较长的延迟时间以确定北桥电路14已经能服务总线主控要求。当然，在另一种可能的情况下，北桥电路14在时点ta0时就已经处于可服务的状态，其锁相回路已经在运作中，并以特定的状态讯号反应其锁相回路已运作；故在时点ta1之后，南桥电路16就会由该特定状态讯号得知，只要等待一段较短的延迟时间，北桥电路14就可以提供服务。
在时点ta2时，南桥电路16已经确定北桥电路14可提供总线主控的相关服务(包括窥探服务、数据传输等等)，南桥电路16就会以数字1的讯号UPCMD通知北桥电路14开始服务总线主控要求，并将外围装置22要写入至存储器18的数据传输至北桥电路14；在图2中，讯号WR电平为数字1的部分，就代表数据传输进行的时段。到了时点ta3，北桥电路14也在指示联机电路30上发出北桥指示讯号BMI_NB#，代表北桥电路14开始服务总线主控要求。在将数据传输至北桥电路14后，南桥电路16在时点ta4发出数字1的讯号WRDY代表传输完成，并在时点ta5停止发出南桥指示讯号BMI_SB#；至此，在服务总线主控要求的必须运作中，南桥电路16已经完成其所需进行的部分。不过，如图2所示，在时点ta5，北桥电路14还没完成对总线主控要求的服务，故还持续发出北桥指示讯号BMI_NB#，而指示联机电路30上的讯号BMI#也就连带地维持于数字0。到了时点ta6，北桥电路14完成对总线主控要求的服务(包括将数据写入存储器18及窥探等等)，就可停止发出数字0的北桥指示讯号BMI_NB#，使北桥指示讯号BMI_NB#回复为数字1。由于南北桥电路均不再发出指示讯号，指示联机电路30上的讯号BMI#也就回复为数字1。根据讯号BMI#在时点ta6的转换，南桥电路16中的控制模块28就会在时点ta7将讯号SLP#由数字1切换为数字0，使中央处理器12由状态C2再度进入状态C3。这样就完成了南北桥电路对写入的总线主控要求的服务。
另一方面，假设在时点tb0，南桥电路的外围装置22提出一读取的总线主控要求，要将存储器18中的数据读入至外围装置中。故在时点tb0，南桥电路16再度使讯号SLP#由数字0转变为数字1，使中央处理器12由状态C3恢复至状态C2，以支持北桥电路14稍后要进行的窥探服务。在时点tb1，南桥电路16也开始向指示联机电路30发出数字0的南桥指示讯号BMI_SB#，代表南桥电路16开始服务总线主控要求。类似于时点ta1至ta2之间的运作，北桥电路14会在时点tb1开始准备服务，而南桥电路16可依据北桥电路14特定的状态讯号知悉要等多久的延迟时间以使北桥电路14恢复至可服务状态；恢复至可服务状态后，北桥电路14可再度通知南桥电路16。
在时点tb2，北桥电路14已经恢复至可服务状态，而南桥电路16就以时点tb2、tb3间的数字1讯号UPCMD通知北桥电路14开始服务总线主控要求。在时点tb3之后，北桥电路14开始服务总线主控要求，像是进行窥探、将存储器18中的数据读出并传输至南桥电路16；在进行这些运作的期间，北桥电路14会持续发出数字0的北桥指示讯号BMI_NB#。在时点tb4，北桥电路14以数字1的讯号RRDY通知南桥电路16，并在时点tb5停止发出北桥指示讯号BMI_NB#，代表在总线主控要求中，北桥电路14已经完成其所需进行的运作及服务。不过，南桥电路16还要将北桥电路14传来的数据传输至外围装置，故南桥电路16对总线主控要求的服务会延续到时点tb6，南桥电路16发出的数字0南桥指示讯号BMI_SB#也会持续发出至tb6。随着北桥电路14、南桥电路16先后在时点tb5、tb6停止发出指示讯号，指示联机电路30的讯号BMI#也会在时点tb6由数字0回到数字1。根据讯号BMI#在时点tb6的变化，南桥电路16就可在时点tb7将讯号SLP#由数字1转变为数字0，使中央处理器12能由状态C2回到C3，结束对总线主控要求的服务。
上述的控制流程归纳于图3；请参考图3，图3即为本发明芯片组为南桥电路周边进行总线主控服务的流程图。图3中的流程包括有下列步骤步骤102一开始时，中央处理器12运作于状态C3。
步骤104南桥电路16的外围装置要求进行总线主控。
步骤106A为进行总线主控，南桥电路16发出数字1的讯号SLP#，使中央处理器由状态C3回复至状态C2。
步骤106B南桥电路16发出数字0的南桥指示讯号BMI_SB#，使讯号BMI#也变为数字0，相当于在指示联机电路30上发出数字0的讯号BMI#。
步骤108根据讯号BMI#，北桥电路14准备进行总线主控的相关服务。如前所述，北桥电路14可能要重新启动其内部的锁相回路，以恢复至可提供服务的状态，然后北桥电路14再通知南桥电路16，同意进行总线主控服务。
步骤110在中央处理器12持续运作于状态C2时，北桥电路14进行总线主控所需的运作，包括对存储器18的数据存取，以及对中央处理器12进行窥探。
步骤112当南北桥电路皆完成总线主控所需进行的操作时，两者都会发出数字1的指示讯号，使指示联机电路30上的讯号BMI#也变为数字1。
步骤114根据步骤112中讯号BMI#的变化，南桥电路16就会再度发出数字0的SLP#讯号。
步骤116根据步骤112中南桥电路16发出的SLP#讯号，中央处理器12又回复至状态C3。
由以上描述可知，本发明可以用开漏极配置的指示联机电路30来协调南北桥电路一起完成对总线主控要求的服务，故不需要将中央处理器恢复至高耗能的状态C0来设定缓存器IO22(ARB_DIS)，只需将中央处理器切换至低耗能的状态C2就可支持南北桥电路服务总线主控要求，减少中央处理器在处理总线主控要求期间所需耗用的能量。
除了为南桥电路外围装置提供总线主控服务外，本发明的指示联机电路30也能在北桥电路外围装置提出总线主控要求时协调南北桥电路的运作。关于此情形，请参考图4(并一并参考图1)；图4为计算机系统10在北桥电路外围装置提出总线主控要求时，相关讯号波形时序的示意图；图4的横轴为时间。假设在时点tc0之前，中央处理器12休眠于状态C3。到了时点tc0，北桥电路14的外围装置(譬如说是图形加速卡20)提出总线主控要求，北桥电路14就会在时点tc0之后发出数字0的北桥指示讯号BMI_NB#；连带地，指示联机电路30上的讯号BMI#也会转变为数字0，代表有一电路已经发出指示讯号。根据讯号BMI#的改变，南桥电路16就会在时点tc1开始将讯号SLP#由数字0转为数字1，使中央处理器12由状态C3回复至状态C2，准备支持北桥电路14的窥探。将中央处理器12唤醒至状态C2后，南桥电路16会在时点tc2以数字1的讯号UPCMD通知北桥电路14可开始服务总线主控要求。在时点tc3、tc4之间，北桥电路14就可服务其外围装置提出的总线主控要求，进行窥探以及对存储器18的数据存取等等。到了时点tc4，北桥电路14结束服务，停止发出北桥指示讯号BMI_NB#，而讯号BMI#也在时点tc4回复至数位1。根据讯号BMI#的转变，南桥电路16就可在时点tc5将讯号SLP#切换为数字0，使中央处理器12由状态C2回到C3。由于北桥电路外围装置所提出的总线主控要求主要是由北桥电路服务，故南桥电路16在时点tc0至tc5之间都不必服务总线主控要求，也不会发出数字0的南桥指示讯号BMI_SB#。然而，中央处理器12于状态C2/C3间的切换还是要由南桥电路16的讯号SLP#来控制，故本发明的指示联机电路30还是能发挥协调南北桥电路运作的功能，也不需要让中央处理器12回到状态C0才能支持处理总线主控要求。
请参考图5。图5为本发明计算机系统10耗能情形的示意图；图5的横轴为时间，纵轴为耗能的大小。如图5所示，本发明是以中央处理器C3/C2/C3的状态切换来支持芯片组处理总线主控，耗能较低。相较的下，已知技术需以中央处理器的C3/C0/C3状态切换来处理总线主控，其耗能就会大幅增加了。
总结来说，在本发明的较佳实施例中，可以使用结构精简的开漏极指示联机电路来协调南北桥电路服务各种外围装置提出的总线主控要求，故在服务总线主控要求期间，就不需要将中央处理器唤醒至高耗能的C0状态了。本发明计算机系统在服务外围装置的总线主控要求时，中央处理器仅需回复至状态C2，相较于已知技术下的状态C0，在本发明可将中央处理器的耗能减少为1/5至1/10，故可大幅减少中央处理器的耗能，也能减少中央处理器的产热。在某些计算机系统中(像笔记本型计算机)，是以电池来供应计算机系统的用电，若采用本发明的技术，则可增长电池电力的耐用程度。事实上，在现代计算机系统的架构下，有许多运作已经不需要将中央处理器维持于状态C0就能进行，像是当使用者在利用计算机系统收听音乐、观看动态影像时，仅需由声卡、图形加速卡即可执行这些多媒体功能，而让中央处理器休眠于状态C3。若像已知技术般要将中央处理器唤醒至状态C0才能服务总线主控要求，中央处理器势必要频繁地在状态C3/C0间切换，徒增电力消耗。相对地，本发明就可节省大量的电力。在图1中，南北桥电路14、16中的各模块的功能可广泛地使用固件或硬件来实现。举例来说，北桥电路14中的窥探模块24及指示模块26A的功能可以使用同一程序化的控制器来加以实现。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种可协调南北桥电路运作于不同节能状态的芯片组，其包含有一北桥电路，其具有一北桥输出入端；一南桥电路，其具有一南桥输出入端；以及一指示联机电路，根据该北桥输出入端的一第一指示讯号及该南桥输出入端的一第二指示讯号，进行一逻辑运算产生一状态调整讯号，该状态调整讯号控制该北桥电路及该南桥电路进行一对应运作。
2.如权利要求1所述的芯片组，其中该北桥电路包括一窥探模块、一第一指示模块与一第一开漏极架构电路，该第一指示模块连接窥探模块与该第一开漏极架构电路，该第一开漏极架构电路连接到该北桥输出入端，该南桥电路包括一控制模块、一第二指示模块与一第二开漏极架构电路，该第二指示模块连接该控制模块与该第二开漏极架构电路，该第二开漏极架构电路连接到该南桥输出入端。
3.如权利要求2所述的芯片组，其中该第一开漏极架构电路是由一晶体管构成，该栅极由该第一指示模块控制，漏极连接到一高电压与该北桥输出入端，源极连接到一低电压。
4.如权利要求2所述的芯片组，其中该第二开漏极架构是由一晶体管构成，该栅极由该第二指示模块控制，漏极连接到一高电压与该北桥输出入端，源极连接到一低电压。
5.如权利要求1所述的芯片组，其中该南桥电路在接收到一总线主控时，改变该南桥输出入端的第二指示讯号的一逻辑电平，并使该状态调整讯号的一逻辑电平改变。
6.如权利要求5所述的芯片组，其中当该状态调整讯号的逻辑电平改变时，该北桥电路产生该对应运作使北桥电路由一深节能状态切换至一浅节能状态。
7.如权利要求6所述的芯片组，其中当该北桥电路恢复至该浅节能状态后，该窥探模块可对该中央处理器进行一窥探运作，而在该北桥电路进行该窥探运作期间，该北桥输出入端改变该第一指示讯号的一逻辑电平。
8.如权利要求5所述的芯片组，其中当该指示讯号的逻辑电平改变时，该南桥电路所产生该反应运作使一中央处理器由一深节能状态切换至一浅节能状态。
9.如权利要求5所述的芯片组，其中该总线主控是由一外围装置所发出，该外围装置连接到该南桥电路。
10.如权利要求1所述的芯片组，其中当该北桥电路接收到一总线主控时，改变该北桥输出入端的第一指示讯号的一逻辑电平，使该状态调整讯号的一逻辑电平改变。
11.如权利要求10所述的芯片组，其中当该状态调整讯号的逻辑电平改变时，该南桥电路所产生该对应运作，使中央处理器由一深节能状态切换至一浅节能状态。
12.如权利要求10所述的芯片组，其中该总线主控是由一外围装置所发出，该外围装置连接到该北桥电路。
13.一种控制一芯片组与一中央处理器运作于不同节能状态的方法，该芯片组中设有一南桥电路及一北桥电路，分别连接到一指示联机电路，而该方法包含有当南桥电路或该北桥电路接收到一总线主控时，可分别发出一第一指示讯号与一第二指示讯号到该指示联机电路；使该指示联机电路的一状态调整讯号可反应该北桥电路及该南桥电路是否有其中之一发出了指示讯号；以及使该北桥电路及该南桥电路可依据该指示联机电路的状态调整讯号进行一对应运作。
14.如权利要求13所述的方法，其中该状态调整讯号是由该第一指示讯号与该第二指示讯号经一逻辑运算产生。
15.如权利要求13所述的方法，其中该中央处理器可运作于至少一深节能状态与一浅节能状态，而该方法还包含有若该指示联机电路的状态调整讯号反应出该南北桥电路均未发出指示讯号，该对应运作是控制该中央处理器运作于该深节能状态；以及若该指示联机电路的讯号反应出该南北桥电路中有任一电路发出了指示讯号，该对应运作是控制该中央处理器运作于该浅节能状态。
16.如权利要求15所述的方法，其还包含有在使该中央处理器运作于该浅节能状态时，以该北桥电路对该中央处理器进行一窥探运作；以及在该北桥电路进行该窥探运作期间，使该北桥电路持续发出该第一指示讯号。
17.如权利要求13所述的方法，其中该南桥电路还电连接于至少一外围装置，该北桥电路还电连于一存储器，其还包含有当该外围装置要将数据写入至该存储器时，使该南桥电路持续发出该第二指示讯号；以及当该南桥电路将数据传输至该北桥电路后，使该南桥电路停止发出该第二指示讯号。
18.如权利要求17所述的方法，其还包含有当该外围装置要读取该存储器中的数据时，使该南桥电路持续发出第二指示讯号；以及当该北桥电路将数据传输至该南桥电路后，使该北桥电路停止发出该第二指示讯号。
全文摘要
本发明提供一种能协调南北桥电路与中央处理器切换于不同节能状态的电路及相关方法。在本发明的较佳实施例中，是以开漏极的配置于南北桥电路之间设置一指示联机电路。当南北桥电路要处理总线主控要求时，可分别在该指示联机电路上发出指示讯号，而开漏极的配置使得该指示联机电路上的讯号能同时反应南北桥电路对总线主控要求的处理情形。根据指示联机电路上的讯号，南桥电路即可控制中央处理器切换于适当的节能状态以服务总线主控要求，不需由中央处理器恢复至全功能的最浅节能状态才能协调处理总线主控要求。
文档编号G06F1/32GK1588274SQ20041008258
公开日2005年3月2日 申请日期2004年9月21日 优先权日2004年9月21日
发明者苏耀群, 林瑞霖, 魏睿民, 黄正维 申请人:威盛电子股份有限公司