专利名称：用于检测连接外围设备的接口的类型的方法和装置的利记博彩app
背景技术：
本发明涉及可与计算机相连的外围设备。特别是，本发明涉及一种外围设备，可配置成检测与它相连的接口的类型。
当前大量不同的外围设备被配置成可与计算机相连。这些外围设备通常包括用户输入设备，例如键盘、点击设备(传统上称之为计算机鼠标)以及其它类似的各类装置。
与这类设备相连的计算机通过若干接口之一与设备通信。通常用于和这类外围设备相连的接口包括串行接口(如RS232接口)和PS2接口。事实上，PS2接口长期以来就是将键盘和鼠标与计算机相连的一个标准。
然而，近来，另一种称为通用串行总线(USB)接口的串行接口已被引入。USB接口适应大量各种不同的计算机外设，包括键盘与鼠标。然而，常规的计算机通常只配备了一个接口(如PS2或USB接口)用来与外围设备通信。因而，如果计算机配备了PS2接口，键盘或鼠标必须被配置成根据由PS2接口定义的协议与计算机通信。类似地，如果计算机配备了USB接口，键盘或鼠标必须被配置成根据由USB接口定义的协议来通信。
为了这样做，常规的计算机外围设备包含一微处理器，它运行一软件程序来执行特定外围设备的功能。在诸如键盘或鼠标之类的装置中，软件程序包括一外围设备和主机计算机间的接口，外围设备通过该接口与主机计算机通信。此类通信常包括从主机计算机接收命令和向主机计算机发送数据和状态信息。
如上所述，PS2和USB接口具有不同的硬件和软件要求，外围设备中的微处理器必须满足这些要求以便外围设备能与主计算机通信。PS2接口使用两根导线，包括单独的时钟线和单独的数据线。这些导线由计算机或外围设备通过集电极开路或漏极开路电路驱动，并具有一上拉电阻(范围一般在2K欧姆到10K欧姆)，将导线拉到主计算机内的干线电压(如VCC)集电极开路或漏极开路电路(通常是一个晶体管)一般在微处理器内被实施。也要求在外围设备中有另一上拉电阻。经PS2接口通信的外围设备负责在时钟导线上提供时钟信号，而与数据线上的数据流方向无关。主计算机将时钟线拉到逻辑低电平以阻止来自外围设备的通信，它也能拉低数据线以向外围设备发出信号，该主计算机想要向外围设备发送数据。
USB接口还使用二根导线，包括差分数据信号线D+和D-。在USB端口(即在主计算机或USB集线器处)的USB接口，二根导线经15K欧姆电阻被拉向逻辑低电平。在外围设备内，倘若外围设备是一高速USB外围设备，D+导线经1.5K欧姆电阻被拉到大约3.3V。如果外围设备是低速USB外围设备，D-导线经1.5K欧姆电阻被拉到大约3.3V。当外围设备被连到USB端口时，USB主机通过确定D+和D-导线中的哪一根被拉到逻辑高电平而确定该外围设备是低速还是高速外设。
从而可见两种接口具有不同的硬件结构，采用不同的软件协议通信。传统上，已提供了分开的外围设备，一种配置成用USB接口通信，而另一种配置成用PS2接口通信。为了支接这两种不同的接口，这就要求这类外围设备的制造商提供两种不同类型的外围设备。
发明概述本发明定义了外围设备中的一种方法和装置，使得该外围设备能确定它与哪种类型接口相连并从而配置自己。
外围设备可与具有第一个接口和第二接口的计算机相连。第一个接口经具有第一数据线和第二数据线的差分数据连接与外围设备通信。第二接口经时钟线和单端数据连接(包括一根数据导线)与外围设备通信。外围设备具有第一和第二通信导线，配置为在差分数据连接时用于与第一和第二导线通信，而在单端数据连接时连接到第一数据连接和时钟线。外围设备包括一接口检测部件，配置成检测该外围设备与第一和第二接口中的哪一个相连。外围设备还包括一控制器部件，配置为根据与检测到的接口相应的协议在外围设备与计算机之间通信。
附图简述
图1是一示例实施例的框图，其中输入装置可按照本发明使用。
图2A-2C说明了常规的高速和低速USB外围设备以及分别耦合到USB接口和PS2接口的一个PS2外围设备。
图3A-3B说明了按照本发明的一个外围设备分别与USB接口和PS2接口耦合。
图4的流程图说明了按照本发明的一个方面的外围设备的操作。
图5的框图说明了按照本发明的一个方面的另一实施例。
图6的流程图说明了按照本发明的另一实施例的外围设备的操作。
说明性实施例的祥细描述本发明包括了在一个外围设备中实施的方法和装置，据此该外围设备检测它是与PS2接口耦合还是与USB接口耦合。按照本发明的一个方面，外围设备感察接口的状态，通过软件控制改变接口的硬件配置，观察接口状态的配置改变的效果。接口改变的属性允许外围设备确定它与哪种类型接口相连，并因而允许外围设备适当的配置自己。
图1和相关的描述意欲提供对本发明可实施的适合的计算环境的简要和一般的描述。虽非需要，但本发明将在一般的计算机可执行指令环境下(至少部分地)下描述，例如由个人计算机或其它计算装置执行的程序模块。通常，程序模块包括执行程序、对象、部件、数据结构等，它们执行特定的任务或实施特定的抽象数据类型。另外，本领域的技术人员将会理解本发明可用其它计算机系统配置来实践，包括手持装置，多处理器系统、基于微处理器或可编程消费类电子产品、网络PC、微型计算机、大型计算机等等。本发明还可应用于分布式计算环境，其中任务由通过通信网络链接的远程处理装置执行。在分布式计算环境，程序模块可位于本地和远程存储器存储装置中。
参考图1，本发明的示例环境包括以常规个人计算机20形式出现的通用计算装置，它包括处理单元21、系统存储器22以及将包括系统存储器在内的各种系统部件耦合到处理单元21的系统总线23。系统总线23可以是若干种总线结构中的任何一种，包括存储器总线或存储器控制器、外设总线以及使用任何各种总线结构中的任一种的局部总线。系统存储器包括只读存储器(ROM)24和随机存取存储器(RAM)25。基本输入/输出系统26(BIOS)被存储在ROM24中，它包括了基本的例行程序，帮助在诸如启动期间在个人计算机20内的元件之间传递信息。个人计算机20还包括硬盘驱动器27，用于向硬盘(未示出)读写；磁盘驱动器28，用于向可移动磁盘29读写；以及光盘驱动器30，用于向可移动磁盘31(例如CD ROM或其它光学媒体)读写。硬盘驱动器27，磁盘驱动器28和光盘驱动器30分别由硬盘驱动器接口32、磁盘驱动器接口33和光盘驱动器接口34连到系统总线23。驱动器和相关的计算机可读媒体提供了关于计算机可读指令、数据结构、程序模块和用于个人计算机20的其它数据的非易失性存储。
虽然这里描述的示例环境使用了硬盘、可移动磁盘29和可移动光盘31，本领域的技术人员应理解在示例操作环境中还可使用存储的数据可被计算机访问的其它类型的计算机可读媒体，例如磁带盘、快闪存储器卡、数字视频盘、Bernonblli卡盒、随机存取存储器(RAM)、只读存储器(ROM)及诸如此类媒体。
在硬盘、磁盘29、光盘31，ROM24或RAM25上可存储许多程序模块，包括操作系统35、一个或多个应用程序36，其它程序模块37和程序数据38。用户可通过键盘40和指点装置(或鼠标)42之类输入装置把命令或信息输入到个人计算机20中。其它输入装置(未示出)可包括话筒、游戏杆、玩具板、卫星盘、扫描器等等。这类和那类输入装置经常通过多个端口之一连到处理单元21。例如，键盘40和鼠标42通过PS2或USB接口45连接。在说明性实施例中，接口(或端口)45耦合到系统总线23。用户输入装置也可用其它接口连接，例如声卡、平行端口或游戏端口。监视器47或其它类型显示装置也可通过接口例如视频适配器48连到系统总线23。除了监视器47外，个人计算一般还可包括其它外围输出设备，例如扬声器和打印机(未示出)。
个人计算机20利用与一台或多台远程计算机(例如远程计算机49)的逻辑连接而在网络化环境中运行。远程计算机49可以是另一台个人计算机、服务器、路由器、网络PC、对等装置或其它网络节点、并且典型地包括了与个人计算机20相关的上述许多或全部元件，虽然图1中只说明了存储器存储装置50。图1描述的逻辑连接包括一局域网(LAN)51和一广域网(WAN)52。这种连网环境在办公室、企业范围的计算机网络内联网和互联网中是常见的。
当用在LAN连网环境中时，个人计算机20通过网络接口或适配器53连到两域网51。当用在WAN连网环境中时，个人计算机20典型地包括一调制解调器54或其它用于在广域网52上，例因特网上，建立通信的装置。调制解调器54可内置或外置，经串联端口接口46与系统总线23相连。在网络环境中，所述的与个人计算机20相关或部分相关的程序模块可存储在远程存储器存储装置中。将会理解所示的网络连接是示例性的，可以使用在计算机间建立通线链路的其它装置。
图2A-2C说明了与常规接口耦合的常规外围设备。图2A说明了通过USB接口102与主机计算机20的CPU21连接的高速USB外围设备100。应注意，高速USB外围设备100可以是任何适当的外围设备，例如键盘40或鼠标42或其它合适的外围设备。外围设备100连到USB接口120并通过两根导线104和106与它通信。导线104和106通过USB的连接器112与相应的导线108和110相连。导线104和106携带的信号在高速USB装置中被标记为D+和D-。信号D+和D-是差分数字数据信号，外围设备110用它们与计算机20通信。
在高速USB结构中，导线104携带的D+信号被上拉电阻114拉到逻辑高电平(如VCC)。电阻114的值最好使导线104上拉的电位大约为3.3V。因而，电阻114例如在连到5V VCC干线电压时可为7·5K欧姆。
在计算机20上的USB接口中，导线108和110(对于D+和D-信号)由两个15K欧姆电阻116和118拉到逻辑低电平。当外围设备110经USB接口102初始连接到计算机20上时，计算机20可以确定外围设备100是高速USB外围设备，因为对应于信号D+的导线104被拉到逻辑高电平，而与信号D-对应的导线106却不是高电平。
图2B说明了低速USB外围设备120与计算机20的连接。某些项与图2A所示类似，并标以相同数字。然而替代用电阻114将导线104(对应于信号D+)拉到逻辑高电平，导线106(对应于信号D-)用电阻122拉到逻辑高电平。因而计算机20确定外围设备120是低速USB设备。
图2C说明了与计算机20的相连的另一外围设备124。外围设备124配置为通过PS2接口126与计算机20通信。PS2外围设备124经一对导线104和106与计算机20通信，这对导线对应于数据信号和时钟信号。导线104和106连到晶体管131和133，它们被配置为由外围设备124中的微处理器控制的集电极开路或漏极开路开关。导线104和106经PS2连接器128连到导线108和110。导线104和106在外围设备124处由电阻130和132(典型地在2K-10K欧姆范围内)拉到逻辑高电平。
在PS2接口126中，导线108和110也被电阻134和136拉到逻辑高电平，它们典型地在2K-10K欧姆范围内。连接器108和110还用晶体管138和140耦合到地，它们典型地是漏极开路或集电极开路并由处理器21中的适当电路驱动。还要注意，晶体管138和140典型地在处理器21中或独立地被实施。
用集电极开路配置的接口，当逻辑1写入到导线108或110时，导线实际并没有驱动到高电平。通过上拉电阻134和136，导线不是拉到高，而是接近于干线电压VCC。用这种方式，主处理器21或外围设备124可将导线驱动到低而不用考虑该导线实际已被驱动到高。
外围设备124负责经导线106和110向主处理器21提供时钟信号，而与在导线104和108上的数据流方向无关。主处理器21通过适当控制晶体管140可将携带时钟信号的导线110拉向低。这就阻止了来自外围设备124的通信。主处理器21还能通过操纵晶体管138把数据线108拉向低以向外围设备124发出信号，主处理器21想要发送数据。
图3A说明了按照本发明的一个方面主计算机20与外围设备142耦合。许多项目类同于图2A-2C所示的项目，并作了相同的标号。另外，在图3A中，计算机20配备了USB接口102，而不是PS2接口126。
外围设备142包括通信控制器144、开关控制器146和信号电平检测器148。外围设备142还耦合到第一开关150和第二开关152。开关150和152耦合到干线电压VCC，并上拉电阻154和156，此两电阻依次又耦合到导线158和160。导线158和160被提供到连接器112，用于连接计算机20处的导线108和110。
图3B示出了耦合到主计算机20的外围设备142。在图3B中，主计算机20配备了PS2接口126而不是USB接口102。应注意，不管主计算机配备了特定接口102或是126，外围设备142是一样的。
按照本发明的一个方面，上拉晶体管154和156在开关控制器146控制下开通或断开，开关控制器最好在外围设备142的微处理器中被实施。虽然晶体管150和152表示为离散开关晶体管，但它们也能在外围设备142的微处理器中被实施，以便耦合到开关150的电阻154那一侧能直接与外围设备142中的微处理器的输入插脚相连，耦合到开关152的晶体管的那侧也一样。另外，虽然晶体管150和152图示为双极结型晶体管，但也可使用其它开关机构，如场效应晶体管、继电器等等。
还应注意，PS2接口126的数据信号和USB接口102的D+信号耦合到导线158，而PS2时钟信号和D-信号耦合到导线160。因而外围设备142可作为高速USB外围设备运作或作为PS2设备运作。当外围设备142配置成作为低速USB外围设备或PS2设备运作时，信号间的关系被反相了(即，D+和D-信号相对于PS2时钟和数据信号被反相了)这些关系还可进一步被反相。较佳地在连接器112中提供一适配器，以适应用于PS2和USB接口的二种类型的不同连接。
图4的流程图说明了外围设备142的操作。一当连到计算机20，外围设备142从计算机20接收功率。框180说明外围设备142被加电。外围设备142中的开关控制器146接着关闭开关150和152。这就使上拉电阻154和156不能将导线158和160拉到逻辑高电压电位，有效地使电阻154和156与干线电压VCC断开。由图4中的框182指示出使上拉不能工作。
信号电平检测器148随后检测在导线158或导线160上的信号电平是否在逻辑高电平。信号电平检测器148可以是任何合适的信号电平检测器。这由框184表示。
如果导线158或160中的一根或两根有逻辑高信号，外围设备142得出结论，它被连到PS2接口126，而不是USB接口102。这是因为上拉电阻154和156不工作，USB接口102中的下拉电阻116和118将倾向于把导线108和110(并因而导线158和160)拉向逻辑低电平。因而，如果两根导线之一处在逻辑高电平，导线将被PS2接口126中的电阻134和136拉向高。
然而，如果两根导线均在低，外围设备142尚不能确定它被连到哪种类型接口。例如，在USB接口102中，下拉电阻116和118可把导线拉向逻辑低电平。然而，对于PS2接口使开关138和140被赋能，从而将携带数据和时钟信号的导线驱动到逻辑低电平也有效。因此，在加电和使上拉电阻154和156不工作时，如果在导线158和160上的信号处在逻辑低电平，外围设备142需要采取附加步骤来确定它所连接的接口是哪一类型。
开关控制器146然后接通开关150使上拉电阻154能起作用。应注意，在这时工作的特定上拉电阻连接到PS2数据线和高速USB装置的USB D+导线，或PS2数据线与低速USB装置的USB D-导线。图4所示的流程图说明了PS2/高速USB外围设备的操作。
在任何情况下，一旦上拉电阻154由开关控制器146导通开关150而工作，信号电平检测器148再次查看导线158上的信号电平。如果该信号停留在逻辑低电平，外围设备142可安全地得出结论，它是与PS2端口126相连，而不是与USB端口102相连。这是因为有了上拉电阻154在起作用，为了在导线158上有一个逻辑低电平信号，导线158必须由PS2接口126内的晶体管138正向驱动到逻辑低电平。否则工作的上拉电阻154将把导线158拉到逻辑高电平，如果它已被连到USB接口102的话。
使上拉电阻154工作并检测导线158上的信号电平由图4中的框186和188表示。
另一方面如果在使上拉电阻154起作用后，相关联的导线不处在逻辑低电平，则外围设备142可能连到USB接口102了。大多数时间可以作出这一假设，因而外围设备142在此时可选择性地停止检测算法并运行USB软件。这由图4中的虚线箭头190所示。
然而，有很小的机会该工作外围设备142可能被连接到PS2接口126，其中主处理器21正好在开关控制器146使能上拉电阻154的同一瞬间允许数据信号走向逻辑高电平。外围设备142因而可采取附加步骤来进一步确保其关于接口类型的确定是正确的。在这种场合下，开关控制器146使上拉电阻154不工作，信号电平检测器148随后确定在导线158或160上的信号电平是否处在逻辑高电平。这由图4中的框192和194表示。
如果两导线之一处在逻辑高电平，则外围设备142可安全地认为它被连到了PS2接口126，而不是连到USB接口102。另一方面，如果没有一根导线处在逻辑高电平，外围设备可认为它被连到USB接口102，而不是PS2接口126。此外，外围设备142可安全地导出结论；在任何时间，如果它确定了PS2时钟信号已采取了逻辑高电平，则它被连到了PS2设备。
第二种情况，在开关控制器146使上拉电阻146不工作的同一瞬间正好由主处理器21把数据信号切换回逻辑低电平的概率是非常低的，因为这种反相(即数据信号从低到高到低，而时钟信号保持为低)是违反PS2协议的。
一当外围设备142已确定它所连的接口类型，它就分支转移到支持该接口类型的软件代码部分，并且该代码的操作使适合于被检测到的接口的电阻导通。这由图4中的框196和198表示。
应当注意，虽然图4的描述是与测试携带PS2数据信号的导线有关，本发明也能通过测试携带PS2时钟信号的导线来实施。处理过程相同。
图5是按照本发明另一方面的另一外围设备200的框图。外围设备200包括USB微控制器202，USB微控制器202又包括了USB控制器部件204、连接类型确定部件205及PS2控制器部件206。外围设备200还包括上拉电阻208、电阻210和212、以及开关214。微控制器200还包括多个输入/输出(I/O)插脚216、218、220、222及224。
微控制器202还包括提供在插脚226和228上的USB差分数据输出D+和D-。D+和D-插脚226和228被耦合到分别代表高速USB设备的USB D+和D-信号的导线和代表PS2设备的PS2数据和PS2时钟信号导线。
当外围设备200通过PS2接口126或USB接口102连到主处理器21上时，连接类型确定部件205确定外围设备所连接的接口类型。微控制器202被加电并在I/O插脚224上初始提供信号使开关214保持打开。部件205首先检查插脚218以确定在插脚218上的信号电平。如果信号电平处于逻辑1(或逻辑高电平)，部件205确定该外围设备200被连接到PS/2接口126。这是因为在开关214打开且插脚218处在逻辑高电平时，信号电平必定被PS2接口中的上拉电阻拉到高电平。
另一方面，如果插脚218上的信号电平仍处在逻辑0(或逻辑低电平)，部件205在插脚216上提供逻辑高输出。这实质上对上拉电阻210使能。部件205随后再次检测在插脚218上的信号电平。如果信号处在逻辑低电平，信号被接口有效地驱动到主机系统。因而，接口必定是PS2接口。然而，如果信号被上拉到逻辑高电平，则确定接口是USB接口。
如果确定外围设备200所连接的接口是USB接口，则USB控制器204在插脚224上提供信号使开关214关闭。此外，微控制器202提供插脚216、218、220、和222处于高阻抗状态。USB控制器部件204随后按照USB协议使用差分数据D+和D-简单地控制与主机系统的通信。
另一方面，如果确定接口是PS2接口，则开关214保持为打开位置，且微控制器202在插脚216和220上以逻辑高电平提供信号，从而能上拉电阻210和212(两者均被标示为2·2K欧姆)。PS2控制器部件206随后把插脚218和222分别用作PS2数据线和PS2时钟线而控制通信。
应注意，某些USB设备具有永久被使能的串行接口引擎。两个差分数据信号D+和D-同时进入逻辑O的条件造成该元件是自己复位。通过提供开关214以及用上拉电阻208，本发明确保当开关214打开时，到USB控制器204的D+信号总是保持在逻辑高电平。
还有，其它USB控制器204在PS2控制器206在控制与PS2接口的通信时可能要求同时断开差分数据信号D+和D-。在这种情况下，附加的开关被放置在D-导线中且在确定连接类型期间保持打开位置，并且如果接口类型确定为PS2接口时在通信期间保持打开位置。另一方面，如果接口类型确定为USB接口，开关均被闭合且USB控制器204按照USB协议控制通信。
在最近的对标准USB规范的修订版中，作出改动要求在接收总线复位后并在配置前USB集线器设备在它的下游端口上驱动一逻辑低电平(SEO)。在实现供电切换的集线器上，这一改变不会造成问题，因为要直到集线器设备被配置后才向集线器设备的下游提供电功率。
然而，自供电集线器(特别是根集线器)不被要求实行供电切换。因而，有可能存在电源而且在USB端口上没有设备相连时D+和D-已被驱动至0。当调用目前的检测算法(即加电或加设备)时这可能是端口的状态。因而，在这些情况下，可能希望算法不认为设备被安装到PS2端口。
图6因而说明了一个流程图，表示检测算法以有点不同于图4所示的方法操作。图4和图6的相同部分被标记为相同的标号。然而，在框186，当PS2DATA/USB D+上拉电阻154被使能后，确定是有线是高的。这由框240表示。如果有，在框192如图4有关描述那样继续处理。
然而，如果在框240处确定没有一根线是高的，系统可简单地等待直到导线之一走向高并进入框192或242。另一方面，在框240处一当检测到没有线是高的，PS2 DATA/USB D+上拉电阻154停止工作。这由框242表示，处理回到框184。因而，在USB端口上的强制的SEO或强制的低PS2数据线被处理为不确定状态，算法简单地等待直到特定状态或条件结束。可确信这一延时将不超过大约10ms，用户可能察觉不到这一延时。
在一解释性实施例中，确定接口连接类型只能在加电时进行，或可在软件意外时重复进行，例如可由看门狗超时或静电放电事件造成、或在正常操作期间以规则的间隔重复执行。
如图4那样，图6中提到的信号可以不同方式组合使得PS2数据信号或PS2时钟信号能与USB D+信号或USB-信号相关联。这类系统也被考虑在本发明的一个解释性实施例中。
因而，可见本发明提供了一种方法和装置，据此外围设备可确定它是连到USB接口还是PS2接口。这类外围设备的制造商只须提供一种产品，而不是二种分开的产品，然而仍能适应与具有两种类型的接口的计算机连接。
虽然已参照较佳实施例对本发明作了描述，本领域的工作人员将认识到可对形式和细节作改变而不脱离本发明的精神和范围。
权利要求
1.一种可与计算机相联的外围设备，所述计算机具有第一接口和第二接口之一，第一接口在包括第一数据导线和包括第二数据导线的差分数据连接上与外围设备通信，而第二接口在包括第一数据导线的单端数据连接和时钟导线上与外围设备通信，所述外围设备包括第一和第二通信导线，当计算机包括第一接口时，所述第一和第二通信导线配置为以差分数据连接方式与第一和第二数据导线连接；当计算机包括第二接口时，则配置为与以单端数据连接方式的第一数据导线和时钟导线连接；接口检测部件，耦合到第一和第二通信导线，配置为检测所述外围设备与第一和第二接口中的哪一个相连，并提供连接输出，指示出已检测到的接口；以及控制器部件，耦合到接口检测部件，配置为在第一和第二通信导线上按照与基于连接输出所检测到的接口对应的协议在外围设备和计算机间通信。
2.如权利要求1所述的外围设备，其特征在于计算机包括所述第一接口时，第一和第二数据导线以差分数据连接方式在计算机中分别用第一和第二电阻性元件被耦合到第一电压电位，并且当计算机包括第二接口时，以单端数据连接方式的第一数据导线和时钟导线在计算机中分别由第三和第四电阻性元件拉到第二电压电位，以及其中所述接口检测部件包括耦合到第一和第二通信导线的信号检测器并且被配置为检测在第一和第二通信导线上的信号电平并根据所检测的信号电平提供连接输出。
3.如权利要求2所述的外围设备，其特征在于所述接口检测部件包括第五电阻性元件；第六电阻性元件；第一可选择连接元件，通过第五电阻性元件选择性地将第一通信导线连接到第三电压电位；以及第二可选择连接元件，通过第六电阻性元件选择性地将第二通信导线连接到第三电压电位。
4.如权利要求3所述的外围设备，其特征在于所述第二和第三电压电位与第一逻辑电平有关。
5.如权利要求4所述的外围设备，其特征在于所述接口连接部件被配置为在对外围设备加电时不选择第一和第二可选择连接元件，以便从第三电压电位处断开第一和第二通信导线。
6.如权利要求5所述的外围设备，其特征在于所述信号检测器配置为当第一和第二可选择连接元件不被选择时，一旦对外围设备加电就检测在第一和第二通信导线上的信号电平。
7.如权利要求6所述的外围设备，其特征在于所述信号检测器配置为(a)当与第一和第二通信导线中的至少一个对应的信号电平是处在第一逻辑电平时，提供指示连接到第二接口的连接输出。
8.如权利要求7所述的外围设备，其特征在于所述接口检测部件配置为选择第一可选择元件而不选择第二连接元件，且信号检测器被配置为当与第一通信导线对应的第一信号电平处在与第二电压电位对应的第一逻辑电平时，提供指示与第一接口连接的连接输出。
9.如权利要求7所述的外围设备，其特征在于所述接口检测部件配置为(b)选择第一可选择元件而不选择第二连接元件，并且如果第一和第二通信导线没有一个处在第一逻辑电平，不选择第一可选择连接元件而返回到步骤(a)。
10.如权利要求9所述的外围设备，其特征在于所述信号检测器配置为当与第一通信导线对应的信号电平处在第一逻辑电平时提供指示与第一接口连接的连接输出。
11.如权利要求9所述的外围设备，其特征在于所述接口检测部件配置为不选择第一可选择连接元件和不选择第二连接元件，并且所述信号检测配置器为当第一通信导线对应的信号电平处在第二逻辑低电平时提供指示与第一接口连接的连接输出，以及当与第一和第二通信导线中的至少一个对应的信号电平处在第一逻辑电平时提供指示与第二接口连接的连接输出。
12.如权利要求11所述的外围设备，其特征在于所述第一逻辑电平对应于逻辑1而所述第二逻辑电平应于逻辑0。
13.如权利要求1所述的外围设备，其特征在于所述控制器部件包括第一控制器，配置为按照与第一接口对应的第一协议而控制通信；以及第二控制器，配置为按照与第二接口对应的第二协议而控制通信。
14.如权利要求13所述的外围设备，其特征在于所述第一控制器耦合到提供差分数据信号的差分数据插脚，所述差分数据插脚耦合到第一和第二通信导线。
15.如权利要求14所述的外围设备，其特征在于所述第二控制器耦合到提供第一数据信号和时钟信号的第一和第二数据信号输出输入/输出(I/O)插脚，所述第一和第二I/O插脚耦合到第一种第二通信导线。
16.如权利要求15所述的外围设备，并且进一步包括耦合在差分数据插脚的第一插脚和第一通信导线间的第一开关，所述控制器配置为当接口检测部件提供了指示检测到的接口是第一接口时选择性地闭合第一开关。
17.如权利要求16所述的外围设备，其特征在于所述控制器部件配置为当接口检测部件提供了指示检测到的接口是第二接口的连接输出时打开第一开关。
18.如权利要求17所述的外围设备，并且还进一步包括耦合在差分数据插脚的第一插脚和第二通信导线间的第二开关，所述控制器配置为当接口检测部件提供了指示检测到的接口是第一接口时选择性地闭合第二开关。
19.如权利要求18所述的外围设备，其特征在于所述控制部件配置为当所述接口检测部件提供了指示所检测的接口是第二接口时打开第二开关。
20.如权利要求16所述的外围设备，其特征在于所述第二控制器配置为当接口检测部件提供了指示所检测的接口是第一接口时在第一和第二I/O插脚上提供一高阻抗信号。
21.如权利要求20所述的外围设备，并且还进一步包括分别在第一和第二通信导线以及第三和第四I/O插脚间耦合的第一和第二电阻性元件，其中控制器部件配置为当所述接口检测部件提供了指示所检测的接口是第一接口的连接输出时在高阻抗状态下在第三和第四I/O插脚上提供信号，以及当所述接口检测部件提供了指示所检测的接口是第二接口的连接输出时在电压电平上提供信号。
22.一种用于可与计算机连接的外围设备中的计算机可读媒体，计算机具有第一接口和第二接口之一，第一接口在包括第一数据导线和第二数据导线的差分数据连接上与外围设备通信，而第二接口在包括第一数据导线的单端数据连接和时钟导线上与外围设备通信；外围设备包括第一和第二通信导线，配置为当计算机包括第一接口时用于以差分数据连接方式与第一和第二数据导线连接，以及配置为当计算机包括第二接口时用于以单端数据连接方式的第一数据导线和时钟导线连接，计算机可读媒体包括存储在它上面的指令，当由外围设备执行时，所述指令使外围设备执行如下步骤(a)检测所述外围设备连接到第一和第二接口中的哪一个；以及(b)按照与所检测的接口对应的协议在第一和第二通信导线上与计算机通信。
23.一种由外围设备实施的方法，用于检测所述外围设备是与计算机中的第一接口相连还是与第二接口相连，所述第一接口在包括第一数据导线和第二数据导线的差分数据连接上与外围设备通信，而所述第二接口在包括第一数据导线的单端数据连接和时钟导线上与外围设备通信，所述外围设备包括第一和第二通信导线，所述第一和第二导线配置为用于当计算机包括第一接口时以差分数据连接方式与第一和第二数据导线连接，以及配置为用于当计算机包括第二接口时与以单端数据连接方式的第一数据导线和时钟导线连接，所述方法包括(a)检测所述外围设备连接到第一和第二接口中的哪一个；以及(b)按照与所检测到的接口对应的协议在第一和第二通信导线上与计算机通信。
24.如权利要求23所述的方法，其特征在于检测(a)包括(a)(1)从预定的电压电位处断开第一和第二通信导线(a)(2)确定是否有第一和第二通信导线是处在与第一电压电位有关的第一逻辑电平上；以及如果是，(a)(3)确定所述外围设备是连接到第二接口。
25.如权利要求24所述的方法，其特征在于检测(a)进一步包括(a)(4)如果第一和第二通信导线都不在步骤(a)(2)中的第一逻辑电平，将第一通信导线通过第一电阻性元件连接到第一电压电位；(a)(5)确定是否有第一和第二通信导线是处在第一逻辑电平上，如果是，(a)(6)返回到(a)(1)。
26.如权利要求25所述的方法，其特征在于检测(a)进一步包括(a)(7)如果第一通信导线处在第一逻辑电平上，便确定所述外围设备是与第一接口相连。
27.如权利要求25所述的方法，其特征在于检测(a)进一步包括(a)(8)如果第一和第二通信导线有的处在第一逻辑电平，将第一通信导线从第一电压电位处断开；以及(a)(9)确定是否有第一和第二通信导线处在第一电压电位。
28.如权利要求27所述的方法，其特征在于检测(a)进一步包括如果在步骤(a)(9)中有第一或第二通信导线处在第一逻辑电平，(a)(10)便确定所述外围设备是与第二接口相连；以及否则(a)(11)确定所述外围设备是与第一接口相连。
29.可连接到具有第一接口和第二接口之一的计算机外围设备，所述第一接口在包括第一数据导线和第二数据导线的差分数据连接上与外围设备通信，而所述第二接口在包括第一数据导线的单端数据连接和时钟导体线上与外围设备通信，所述外围设备包括第一和第二通信导线，配置为用于当计算机包括第一接口时以差分数据连接方式与第一和第二数据导线连接，以及配置为用于当计算机包括第二接口时以单端数据连接方式与时钟导线和第一数据导线连接；接口检测部件，耦合到第一和第二通信导线，配置为检测所述外围设备是与第一和第二接口中的哪一个连接并提供指示所检测到的接口的连接输出；以及控制器部件，耦合到所述接口检测部件，配置为在第一和第二通信导线上按照基于连接输出所检测到的接口对应的协议在外围设备和计算机之间通信。
全文摘要
外围设备可被连接到具有第一接口(102)和第二接口(126)之一的计算机(21)。第一接口(102)在具有第一数据导线和第二数据导线的差分数据连接上与外围设备通信。第二接口(126)在时钟导线和包括一数据导线的单端数据连接上与外围设备通信。当计算机(21)包括第一接口(102)时外围设备将第一和第二通信导线(158，160)配置为以差分数据连接方式与第一和第二数据导线相连。当计算机(21)配备有第二接口(126)时，配置为与以单端数据连接的第一导线和时钟导线连接。外围设备包括了接口检测部件(142，202)，它耦合到第一和第二通信导线并被配置成检测外围设备与第一和第二接口(102，126)中的哪一个连接外围设备还包括控制部件(144，204，206)，配置为按所检测到的接口对应的协议在外围设备间进行通信。
文档编号G06F9/44GK1402850SQ00816589
公开日2003年3月12日 申请日期2000年9月29日 优先权日1999年10月1日
发明者M·T·汉森 申请人:微软公司