反弹高q值数字式pll锁相环仿真系统的利记博彩app
【专利摘要】本实用新型涉及反弹高Q值数字式PLL锁相环仿真系统，其特征在于：包括中央处理器、时间常数发生器、分频器、检波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器；与现有的技术相比，本实用新型的有益效果是：本实用新型结构简单、设计合理，能够有效提高仿真计算精度，同时采用程序控制，自动化程度较高，使用较为方便，提高仿真系统的模拟性能。
【专利说明】
反弹高Q值数字式PLL锁相环仿真系统
技术领域
[0001] 本实用新型涉及仿真系统领域，尤其涉及反弹高Q值数字式PLL锁相环仿真系统。
【背景技术】
[0002] 所谓系统仿真(system simulation)，就是根据系统分析的目的，在分析系统各要 素性质及其相互关系的基础上，建立能描述系统结构或行为过程的、且具有一定逻辑关系 或数量关系的仿真模型，据此进行试验或定量分析，以获得正确决策所需的各种信息。锁相 环路是一种反馈控制电路，简称锁相环(PLL,Phase-Locked Loop)。锁相环的特点是：利用 外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频 率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程 中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差 值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器 (PD，Phase Detector)、环路滤波器（LF, Loop Filter)和压控振荡器（VCO, Voltage Controlled Oscillator)三部分组成;锁相环中的鉴相器又称为相位比较器，它的作用是 检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出， 该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率 实施控制。
[0003] 现有仿真系统计算精度较低，对复杂系统进行仿真时，线路上实现的难度较大，精 度不易保证;当系统中的逻辑判断环节较多时，仿真比较困难，普及率较低。 【实用新型内容】
[0004] 本实用新型的目的是为了克服现有技术的不足，提供了反弹高Q值数字式PLL锁相 环仿真系统。
[0005] 本实用新型是通过以下技术方案实现：
[0006] 反弹高Q值数字式PLL锁相环仿真系统，包括中央处理器、时间常数发生器、分频 器、检波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器;所述分频器连接有检波 放大器，所述检波放大器连接有积分器，所述积分器连接有中央控制器;所述中央控制器连 接有仿真激励源发生器、倍频器、频稳测试仪和时间常数发生器;所述仿真激励源发生器连 接有频稳测试仪，所述倍频器连接有仿真激励源发生器和分频器;所述时间常数发生器分 别和检波放大器、积分器连通。
[0007] 进一步地，仿真系统信号传递图中F0为高稳参考源的原始频率、分别为 高稳参考源分频频率与仿真激励发生器输出频率。f分别为高稳参 考源、检波放大器、积分器、仿真激励发生器和倍频器输出端的误差。M为倍频系数，为 检波放大器鉴频斜率，^sc为仿真激励发生器的压控斜率。1八1+STh)为等效RC滤波器的环 路传递函数，其中S为复数傅立叶频率沒樣，Th为RC时间常数。A和Ti分别为积分器 的放大倍数与时间常数，在这里，为实现图1的仿真，我们加入了时间常数发生器模块，它由 电阻与电容式多级串并联回路构成，用以产生不同的RC时间常数，并应用于图1中检波放大 器的Th及积分器的Ti。
[0008]在图1的积分器中，为简化仿真情况，我们有意设置积分器的放大倍数A为无穷大， 当A很大时可以近似认识积分器的传递函数为1/STi。定义：
[0009] (1)
[0010]则图1的仿真系统开环增益为：
(2)
[0012]仿真激励源发生器的稳态输出频率可表示为
_ (3)
[0014]系统在环路工作达到稳态后，通常有G(s)》l，所以（3)式可写出为：
[0016] 从(4)式可见，在理想状态下仿真激励源发生器的稳态输出频率应等于高稳定参 考源分频后频
[0017] 率值有一倍数关系：
(5)
[0019] 本实用新型中的具体参数为：
[0020] 1、倍数关系
[0021] 为实现图1及公式(5)中理论表达的仿真激励源发生器的稳态输出频率应与高稳 定参考源频率值间的倍数关系，并且上述关系是一个动态平衡的，我们需要通过图1中的中 央处理器来协调整个系统的工作，在此暂时定义此项任务参数为X，后面会详细阐述。
[0022] 2、时间常数
[0023]公式（5)及上述X参数的设定是理论的，因为在实际的图1构成的PLL锁相环路中， 由于高稳参考源自身的频差和PLL环路中各部分的误差存在，图1的输出频率与其标称值总 有一定偏差。仿真激励发生器端的偏离和老化、积分器零点漂移、倍频器相位变化等都可能 产生这种偏差。所有￡项的长期漂移都可能造成输出频率的老化现象，成为附加噪声。
[0024]为减小上述电子线路部分的误差应尽量提高开环增益G(s)。为仿真方便起见，我 们在专利中统一的将图1中的^^，各项误差设为固定值。为提尚图1仿 真系统的性能，理论上讲应尽可能使开环增益G(s)变大，使公式（2)中的分子 变大，但实际上G0应有极限。一般认为系统的阻尼系数不应小于0.5，那么
(6)
[0026]那么方便起见，我们设定G0=1，同时使Th=Ti。实现的方法是：
[0027] (1)、通过图1中的中央控制器分别设置检波放大器、仿真激励发生器、倍频器的 ^nsr、M，使1等于 1;
[0028] (2)、通过图1中的中央控制器分别设置检波放大器、积分器对应的时间常数Th= Tio
[0029]通过上述设置后，公式(2)表述的图1仿真系统的开环增益为：
(7)
[0031] 3、仿真系统Q值
[0032]减小时间常数Th，按照式(7)确实增大了仿真系统的开环增益，这是有利于系统性 能的，这也同时增大环路滤波器带宽fh。图1高稳参考源相当于一个鉴频器，当其长期漂移 可以忽略时，我们假定其幂律谱噪声公式为：
[0033] + (8)
[0034] 理论情况下的图1环路工作在线性状态，若可以认为仿真激励发生器与高稳参考 源功率谱密度(Sy(f)O S C与Sy(f)R E F)完全不相关，则图1系统输出功率谱密度可以 表示为：
[0036]根据定义，我们有S2；=#/厶，因此，把(8)式代入(9)式就可以看到』
当仿真的平均周期很短时，有
)
[0038]当仿真的平均周期极长时有
Luwu」 M然，邱嵴对1力具微及王益TO目定一T尚旭腿Y及益；对与尚稳参考源而言 是一个低通滤波器;其滤波特性由环路滤波器的高端截止频率fh决定。（10)式的极端情况 是，⑴）式的极端情况是。可以看出，fh过大将使图_ 仿真系统输出信号短期稳定度变差;fh过小将使图1的仿真系统输出信号长期稳定度变差。 在图1系统闭环后，我们是无法得知系统的环路带宽即高端截止频率fh的，我们用Q值来表 征图1的仿真系统输出信号的稳定信号，并通过图1中的频稳测试仪来测量得出表征系统Q 值的仿真测试结果，从而间接的反应环路带宽即高端截止频率fh的值选择好坏。
[0041]与现有的技术相比，本实用新型的有益效果是:本实用新型结构简单、设计合理， 能够有效提高仿真计算精度，同时采用程序控制，自动化程度较高，使用较为方便，提高仿 真系统的模拟性能。
【附图说明】
[0042]图1为本实用新型的结构不意图；
[0043] 图2为本实用新型仿真系统电路图；
[0044] 图3为本实用新型中仿真系统信号判断图；
[0045] 图4为本实用新型实施例中仿真系统策略预判趋势图；
[0046] 图5为本实用新型另一实施例中仿真系统策略预判趋势图。
【具体实施方式】
[0047] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本实用新型，并不用于限定本实用新型。
[0048] 请参阅图1-5,图1为本实用新型的结构示意图，图2为本实用新型仿真系统电路 图，图3为本实用新型中仿真系统信号判断图，图4为本实用新型实施例中仿真系统策略预 判趋势图，图5为本实用新型另一实施例中光频移一光强测试曲线。
[0049]反弹高Q值数字式PLL锁相环仿真系统，包括中央处理器、时间常数发生器、分频 器、检波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器;所述分频器连接有检波 放大器，所述检波放大器连接有积分器，所述积分器连接有中央控制器;所述中央控制器连 接有仿真激励源发生器、倍频器、频稳测试仪和时间常数发生器;所述仿真激励源发生器连 接有频稳测试仪，所述倍频器连接有仿真激励源发生器和分频器;所述时间常数发生器分 别和检波放大器、积分器连通。
[0050]本实用新型中实现各个参数采用的方式为：
[0051]倍数关系策略：
[0052] 图1系统中，我们的仿真系统模型预设置的频段如下所示：
[0053] (1)、为实现高频段的仿真响应，我们选择频率较高的高稳参考源，经图1的分频处 理后获得的信号频率为50. ****MHz。其中小数位的****(保留到四位)是随机的，为方便说 明起见，在本专利实施中我们取*#*=1234，即图1中的JW为50 ? 1234MHz;
[0054] (2)、中央控制器设置的初始化仿真激励发生器输出10MHz频率信号；
[0055] (3)、中央控制器设置的初始化倍频器输出信号频率与JW理论值相同，即也为 50.1234MHz；
[0056] (4)、仿真激励发生器输出信号频率与倍频器输出信号频率有联动关连。
[0057]实现上述模型的电路结构如图2所示：
[0058] 其中处理器位于图1中的中央控制器模块中，并且处理器XTAL端与图2中的DDS1、 DDS2的RefClk端接入同一时钟源的频率信号，以保证时离同步。处理器在外部时钟输入端 (XTAL)作为工作时的时钟参考基础上，分别产生三路相位关系可调整的方波信号，其中一 路键控调频信号送至DDS1的FSK键控调频输入端口实现调频、一路同步参考信号用作同步 鉴相、一路判断用信号用作图1锁相环的锁定检测。DDS1在外部时钟基准输入端(RefClk)作 为工作时的参考时钟基础上，通过处理器与DDS1间的串行时序通讯，DDS1根据FSK端处理器 送来的方波键控调频方波信号的高、低电平状态分别选取内部频率控制寄存器(F1、F0)中 处理器输入的倍频调制数值预置频率作为输出，从而产生带调制的频率信号50.1234MHz 土 Af输出。预置的频率差值Af由两个频率控制寄存器F1、F0中的数值决定，具体的考虑到射 频信号为50.123410^(小数点后第4位精密），我们取厶丨=100抱。与上述处理器控制0051产 生倍频调制信号的原理类似，处理器通过串行通讯时序，将同样的分频数值传递给DDS2,产 生不带调制的50.1234MHz频率信号输出。将DDS2得到的50.1234MHz频率信号送入DDS3的外 部时钟基准输入端(RefClk)，用作DDS3工作时的参考时钟。处理器根据串行时序通讯，将相 应的初始化输出频率(10MHz)数值传递给DDS3,从而得到仿真激励源发生器频率信号输出。 由于DDS3的外部参考时基采用DDS2产生的倍频信号，故在本方案中，当图1中的闭合环路中 的中央控制器得到相应的鉴相信号信息后，会修改相应的DDS2的倍频调制信号的频率，这 样亦会引起DDS3输出信号的频率发生变化，即替代了传统的通过D/A压控晶振的方式来改 变本振的输出频率值，进而改变系统输出频率的方法。值得注意的是，对于输出频率信号采 用了直接数字合成的方式，使得在一定应用范围内充当了一个稳定度较高的综合器角色。 用户可以根据实际应用中的要求，通过图2中用户输入端口，方便地修改DDS3的整机输出信 号的频率值。
[0059]时间常数设置策略
[0060] 由如述方案可知，我们设定等于1，冋时使Th=Ti。按照上述彳首数关 系策略，我们使仿真激励源发生器输出的信号频率为10MHz、高稳参考源分频后的频率选择 为50.1234MHz，根据公式(5)
，可以得到M=5。由上述倍数关系策略可知，我们 在设计图1的仿真系统中并未采用传统的通过D/A压控晶振的方式来改变系统输出频率值 方法，所以图1中的I仿真激励发生器的压控斜率是无法知道的，我们只能通过 巧1_ =琴财等于1并通过M=5获得瓦raar=l/5的结论。具体的实施过程中，技照图1 我们只能通过中央控制器对检波放大器进行^值的设定。由于仿真系统中的时间常数只 由Th决定，所以按照图1我们通过中央控制器对时间常数发生器的控制实现对检波放大器、 积分器的检波时间常数Th和积分时间常数Ti的设置，并且使Th=Ti。
[0061] 仿真系统Q值策略
[0062]我们在图2中通过处理器产生三路方波信号：同步参考信号、键控调频信号、判断 用信号，使同步参考信号频率等于键控调频信号频率，并有一定的相位延时差；同时使判断 用信号频率N(N取值可在8至20之间）倍于同步参考信号频率或者键控调频信号频率，并有 一定的相位延时差。这里具体的我们取同步参考信号频率等于键控调频信号频率为169Hz， 且两者相位差为160度；同时取判断用信号频率N值为8倍，且与同步参考信号相位差为90 度。
[0063]具体的判定依据如图3所示：
[0064] 图3中判断用信号、同步参考信号、键控调频信号是有固定频率及相位关系的方波 数字信号;使能信号要么是1、要么是〇,故可以看作是无固定频率的方波数字信号；鉴相信 号由图1中的积分器产生，它是一个变化的直流信号，故可以看作是无固定频率的模拟信 号。
[0065] 按照图3的原理结合图1，我们设定判断用信号的某一上升沿作为触发判断开始， 在下一上升沿到来之前完成10次判断，然后下一上升沿到来时，又触发下一组10次判断。由 于我们事先知道图3中判断用信号的频率，即我们知道相邻两个上升沿之间的时间T，故可 以平均分配一组10次判断的时间间隔。
[0066] 图1中中央控制器按照上述触发判断条件，对由积分器输送的鉴相信号进行判断， 当其模拟直流信号大小位于图3所示的非使能带状区内时，中央控制器输出图3中的使能信 号为0，图1中的频稳测量仪不工作；当其模拟直流信号大小位于图3所示的非使能带状区外 时，中央控制器输出图3中的使能信号为1，图1中的频稳测量仪开始工作;仿真Q值实际上就 是图1中频稳测量仪工作时输出的仿真测试结果值，它反映了图1仿真系统输出信号的性 能，
[0067] 在整个仿真的过程中，中央控制器在开始时，初始化所有的欲设置值，这些参数就 不再变化了，动态仿真时只有检波放大器参数^值、检波放大器时间常数Th值须由中央 控制器模块进行动态设置，而判断这两个参数是否合理的判断标准则是仿真Q值。我们给 值取个范围1-10,同样Th我们亦取个1-10。在图1系统一开始仿真时，除了设定各路初 始化设置值外，我们会在^r值及Th值全范围仿真一遍得到对应的Q值，Q值位于L与H之间， 定义为L=1至H=100(Q值越大越好），我们定义这段仿真时间内的Q值数据为"建模区"。
[0068]在动态仿真过程中，大多数情况下系统按照图3所原理进行着。另外我们实施以下 二个策略评判系统的"反弹"性和"高Q"性，首先我们压缩上述获得的Q值，取Q值范围在(L= 25至L=50)定义为策略值区Q1，中央控制器设置值和Th值，及采样Q值的时间是同步的， 并且使设置^值和Th值的变化方向相反：
[0069] 第一种情况:下一次设置^|值(记为K2)较本次尤ikt值(记为K1)是增加的（即K2> K1)，那么下一次设置Th值(记为T2)则较本次Th值(记为T1)是减小的（即T2〈T1)。
[0070] 第二种情况:下一次设置值(记为K2)较本次值(记为K1)是减小的（即K2〈 K1)，那么下一次设置Th值(记为T2)则较本次Th值(记为T1)是增加的（即T2>T1)。
[0071]需要说明的一点是：中央控制器是随时的按照上述二种情况进行仿真的。有了上 述的运行机制，我们有以下两种策略：
[0072] 实施例一:按照上述仿真，首先获得系统Q值的"建模区"，如图4所示，然后系统随 机地进入上述第一种情况或第二种情况。当系统的仿真Q值大于H时，即图4中的点0处，无论 此时系统处于第一种情况还是第二种情况，我们将置系统于第一种情况状态，即增加^ 值同时减小Th值，并且使增加趋势的参数值变化量增加为原来的2倍，即下一次设置 尤asr值是上述第一种情况下变化的2*(K2-K1)，同时Th值的设置变化值为原来的（T2-T1)， 我们定义为第三种情况。仿真系统一直按照第四种情况进行仿真，如图4所示，仿真结果理 论上将沿着图中的虚拟策略预判断趋势线进行至某一H1处，直至出现Q值下降，那么我们恢 复原来的设置情况，
[0073] 实施例二:按照上述仿真，首先获得系统Q值的"建模区"，如图5所示，然后系统随 机地进入上述第一种情况或第二种情况。当系统仿真Q值出现在Ll=25处时，并且连续的三 次Q值出现上升，且攀升至大于33处（图5中的点0处），无论此时系统处于第一种情况还是第 二种情况，我们将置系统于第二种情况状态，即减小琴ho*值同时增加 Th值，并且使增加趋势 的参数Th值变化量增加为原来的2倍，即下一次设置Th值是上述第二种情况下变化的2* (T2-T1)，同时的设置变化值为原来的(K2-K1)，我们定义为第三种情况。仿真系统一直 按照第三种情况进行仿真，如图5所示，仿真结果理论上将沿着图中的虚拟策略预判断趋势 线进行至某一H1处，直至出现Q值下降，那么我们恢复原来的设置情况。
[0074] 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本 实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型 的保护范围之内。
【主权项】
1. 反弹高Q值数字式PLL锁相环仿真系统，其特征在于:包括中央处理器、时间常数发生 器、分频器、检波放大器、积分器、仿真激励源发生器、频稳测试仪和倍频器;所述分频器连 接有检波放大器，所述检波放大器连接有积分器，所述积分器连接有中央控制器;所述中央 控制器连接有仿真激励源发生器、倍频器、频稳测试仪和时间常数发生器;所述仿真激励源 发生器连接有频稳测试仪，所述倍频器连接有仿真激励源发生器和分频器;所述时间常数 发生器分别和检波放大器、积分器连通。2. 根据权利要求1所述的反弹高Q值数字式PLL锁相环仿真系统，其特征在于:所述时间 常数发生器由电阻和电容式多级串并联回路构成。3. 根据权利要求1所述的反弹高Q值数字式PLL锁相环仿真系统，其特征在于:所述中央 控制器分别设置检波放大器、积分器对应的时间常数Th=Ti。4. 根据权利要求1所述的反弹高Q值数字式PLL锁相环仿真系统，其特征在于:所述中央 控制器分别设置检波放大器、仿真激励发生器、倍频器的等于1 〇5. 根据权利要求1所述的反弹高Q值数字式PLL锁相环仿真系统，其特征在于:所述中央 控制器设置的初始化仿真激励发生器输出IOMHz频率信号。6. 根据权利要求1所述的反弹高Q值数字式PLL锁相环仿真系统，其特征在于:所述中央 控制器设置的初始化倍频器输出信号频率与iW理论值相同，即也为50.1234MHz。7. 根据权利要求1所述的反弹高Q值数字式PLL锁相环仿真系统，其特征在于:仿真激励 发生器输出信号频率与倍频器输出信号频率有联动关连。
【文档编号】G05B17/02GK205563133SQ201620306572
【公开日】2016年9月7日
【申请日】2016年4月13日
【发明人】叶杨婷
【申请人】江汉大学