一种主从盘共用pcb的系统及方法
【专利摘要】本发明提供一种主从盘共用PCB的系统及方法，通过在不同的位号焊接相应的元器件以及连接器，实现主从盘共用PCB。系统包括主盘、从盘；主盘包括CPU平台控制单元、时钟单元1、FPGA外围电路单元1、连接器1；从盘包括时钟单元2、FPGA外围电路单元2、连接器2；CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器1分别连接；连接器1与连接器2连接，连接器2与时钟单元2、FPGA外围电路单元2分别连接；所述CPU平台控制单元完成两个时钟单元以及两个FPGA外围电路单元的配置。本发明可以由两次PCB设计，变为一次PCB设计，节省一次PCB设计成本，PCB备料时由采购两种物料变为采购一种物料，物料的种类变得单一便于管控，物料的成本二次降低。
【专利说明】
一种主从盘共用PCB的系统及方法
技术领域
[0001]本发明涉及无线移动通信产品光纤直放站系统中一种解决主从盘共用PCB的方法。
[0002]
【背景技术】
[0003]随着通信技术的不断发展以及中国铁塔股份有限公司的成立，现有的光纤直放系统不能够满足市场需求，所以多制式直放站乃至全制式直放站具有广阔的市场前景，直放站系统产品的架构变得更加复杂。
[0004]在传统产品中一般需要中央处理器，FPGA，时钟单元，电源单元，高速AD，高速DA，混频器以及调制解调器，变频器，低噪声放大器，功率放大器，以及外围监控单元电路，随着射频制式的增加射频链路和高速信号处理链路就会不断的增加，从而导致PCB变得更加复杂。之前的产品由于制式单一，PCB的面积小，单个PCB就可以满足产品需求。随着通信技术的不断发展以及中国铁塔股份有限公司的成立，现有的光纤直放系统不能够满足市场需求，由于受限于机箱的大小和成本，以至于机箱不可能做的太大，就需要做两个或者多个PCB来实现功能，但是又必须只能有一个控制单元，为了节约成本以及方便公司备料需求，采用一种主从盘共用PCB的方法。
[0005]
【发明内容】
[0006]本发明提供一种解决主从盘共用PCB的方法，主从盘共用同一种PCB，通过在不同的位号焊接相应的元器件(即O欧姆电阻)以及连接器，实现主从盘共用PCB。
[0007]具体技术方案如下:
一种主从盘共用PCB的系统，包括主盘、从盘;主盘包括CPU平台控制单元、时钟单元1、FPGA外围电路单元1、连接器I;从盘包括时钟单元2、FPGA外围电路单元2、连接器2; CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器I分别连接;连接器I与连接器2连接，连接器2与时钟单元2、FPGA外围电路单元2分别连接;所述CPU平台控制单元完成两个时钟单元以及两个FPGA外围电路单元的配置。
[0008]所述主盘还包括高速数据处理链路模块1、功率放大器功率状态检测模块1、温度传感器模块I; CPU平台控制单元实现对上述模块的监控;高速数据处理链路模块I包括高度AD模块I和高速DA模块I;时钟单元I给高速AD模块1、高速DA模块1、FPGA外围电路单元I的核心器件fpgal提供时钟信号;所述FPGA外围电路单元I完成数字信号的处理以及高速AD模块I和高速DA模块I的接口电路；
所述从盘还包括高速数据处理链路模块2、功率放大器功率状态检测模块2、温度传感器模块2; CPU平台控制单元实现对上述模块的监控;高速数据处理链路模块2包括高度AD模块2和高速DA模块2;时钟单元2给高速AD模块2、高速DA模块2、FPGA外围电路单元2的核心器件fpga2提供时钟信号;所述FPGA外围电路单元2完成数字信号的处理以及高速AD模块2和高速DA模块2的接口电路。
[0009]—种基于上述系统的主从盘共用PCB的方法，包括以下步骤，
步骤1、主板上电，CPU平台控制单元在主板上完成自身的启动配置，检测外围的电路的器件是否正常在位工作；检测时首先检测FPGA外围电路单元I和时钟单元I，如果以上单元正常，再检测高速数据处理链路模块I;
步骤2、主板配置主板上的时钟单元I以及FPGA的外围电路单元I，再通过FPGA外围电路单元I去配置高速AD模块I和高速DA模块I;
步骤3、主板检测是否有从板存在，如果有从板存在，开始配置从板上的时钟电路2以及FPGA外围电路单元2，再通过FPGA外围电路单元2去配置高速AD模块2和高速DA模块2 ；
主板和从板都正常启动以后，就完成了整个系统的正常启动。
[0010]与现有技术相比，本发明具有以下优点和有益效果:
与现有技术相比，本发明可以由两次PCB设计，变为一次PCB设计，节省一次PCB设计成本，PCB备料时由采购两种物料变为采购一种物料，只是采购的数量变为2倍，同时同一种物料采购的数量越大，采购的成本可以进一步降低。因此物料的种类变得单一便于管控，物料的成本也可以二次降低。
[0011]
【附图说明】
[0012]图1是主板和从板连接不意图。
[0013]图2是CPU外围电路图。
[0014]图3是CPU控制时钟的外围电路图。
[0015]图4是CPU配置FPGA的外围电路图。
[0016]图5是CPU与FPGA之间的数据交互以及总线扩展的电路图。
[0017]图6是主从盘之间通信连接电路图。
[0018]
【具体实施方式】
[0019]下面结合附图和实施例详细说明本发明的技术方案。
[0020]主盘包括CPU平台控制单元，时钟单元I，FPGA外围电路单元I，连接器I;从盘包括时钟单元2、FPGA外围电路单元2、连接器2; CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器I分别连接;连接器I与连接器2连接，连接器2与时钟单元2、FPGA外围电路单元2分别连接；
主盘的CPU平台控制单元，完成整个系统两个时钟单元以及两个FPGA外围电路单元的配置，以及整个系统各个功能模块(包括高速数据处理链路模块1、功率放大器功率状态检测模块1、温度传感器模块1、高速数据处理链路模块2、功率放大器功率状态检测模块2、温度传感器模块2)的监控；
两个盘上的时钟单元，分别给各自的高速AD模块，高速DA模块，fpga等器件提供时钟信号;高速AD模块，高速DA模块包括在高速数据处理链路模块中； 两个盘上的FPGA外围电路单元，分别完成各自数字信号的处理以及高速AD模块和DA模块的接口电路；
主从盘共用PCB的方法包括以下步骤，
步骤1、主板上电，CPU在主板上完成自身的启动配置，检测外围的电路的器件是否正常在位工作;检测时首先检测FPGA外围电路单元I和时钟单元I，如果以上单元正常，再检测高速数据处理链路模块I。
[0021]步骤2、主板配置主板上的时钟单元I以及FPGA的外围单元电路I，再通过FPGA外围单元电路去配置高速AD模块I和高速DA模块I等器件；
步骤3、主板检测是否有从板存在，如果有从板存在，开始配置从板上的时钟电路2以及FPGA外围电路单元2，再通过FPGA外围电路单元2去配置高速AD模块2和高速DA模块2等器件；
当主板和从板都正常启动以后，整个设备就完成了设备的正常启动。
[0022]第一步:根据图二，在CHJ程序中按照硬件连接配置成相应的管脚属性，PA15和PA16分别为时钟芯片的SPI总线的片选引脚，PA11/PA12/PA13分别时钟芯片的SPI总线的数据输出，数据输入，时钟管脚。PA17/PA18分别为时钟芯片的复位引脚。PA4/PA5/PA6/PA7/PA8和PA26/PA27/PA28/PA29/PA30分别为配置主板FPGA和从板FPGA的配置引脚。PA25和PA31为CPU控制主从盘FPGA的复位引脚。同时CPU和主从盘FPGA之间连接了两路SPI总线，弓丨脚PA0/PA1和PA9/PA10为SPI总线的配置引脚，PA21/PA22/PA23分别SPI总线的数据输入，数据输出以及时钟引脚。
[0023]第二步:(如图一)所示主板通过CPU直接配置FPGA和时钟，主板通过连接器I和连接器2之间的低速线配置FPGA和时钟。
[0024]第三步:在图三，图四，图五中所有标记不带@符号的网络名后面走线所对应的电阻在主板上焊接，从板上不焊接。所有标记带@符号的网络名后面走线所对应的电阻在从板上焊接，在主板上不焊接。
[0025]第四步:在主板上焊接连接器CN8，在从板焊接连接器CN9，然后再主板和从板之间使用一个低速连接线，就实现了主从盘共用PCB实现主从功能的方法。
[0026]本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
【主权项】
1.一种主从盘共用PCB的系统，其特征在于:包括主盘、从盘；主盘包括CHJ平台控制单元、时钟单元1、FPGA外围电路单元1、连接器I;从盘包括时钟单元2、FPGA外围电路单元2、连接器2; CPU平台控制单元与时钟单元1、FPGA外围电路单元1、连接器I分别连接;连接器I与连接器2连接，连接器2与时钟单元2、FPGA外围电路单元2分别连接;所述CPU平台控制单元完成两个时钟单元以及两个FPGA外围电路单元的配置。2.根据权利要求1所述的一种主从盘共用PCB的系统，其特征在于:所述主盘还包括高速数据处理链路模块1、功率放大器功率状态检测模块1、温度传感器模块I ;CPU平台控制单元实现对上述模块的监控;高速数据处理链路模块I包括高度AD模块I和高速DA模块I;时钟单元I给高速AD模块1、高速DA模块1、FPGA外围电路单元I的核心器件fpgal提供时钟信号；所述FPGA外围电路单元I完成数字信号的处理以及高速AD模块I和高速DA模块I的接口电路； 所述从盘还包括高速数据处理链路模块2、功率放大器功率状态检测模块2、温度传感器模块2; CPU平台控制单元实现对上述模块的监控;高速数据处理链路模块2包括高度AD模块2和高速DA模块2;时钟单元2给高速AD模块2、高速DA模块2、FPGA外围电路单元2的核心器件fpga2提供时钟信号;所述FPGA外围电路单元2完成数字信号的处理以及高速AD模块2和高速DA模块2的接口电路。3.—种基于权利要求2所述系统的主从盘共用PCB的方法，其特征在于:包括以下步骤， 步骤1、主板上电，CPU平台控制单元在主板上完成自身的启动配置，检测外围的电路的器件是否正常在位工作；检测时首先检测FPGA外围电路单元I和时钟单元I，如果以上单元正常，再检测高速数据处理链路模块I; 步骤2、主板配置主板上的时钟单元I以及FPGA的外围电路单元I，再通过FPGA外围电路单元I去配置高速AD模块I和高速DA模块I; 步骤3、主板检测是否有从板存在，如果有从板存在，开始配置从板上的时钟电路2以及FPGA外围电路单元2，再通过FPGA外围电路单元2去配置高速AD模块2和高速DA模块2 ； 主板和从板都正常启动以后，就完成了整个系统的正常启动。
【文档编号】G05B19/042GK106094669SQ201610741590
【公开日】2016年11月9日
【申请日】2016年8月26日
【发明人】祝洪峰, 杨杰, 王晓刚, 冯婷
【申请人】武汉虹信通信技术有限责任公司