电源电压上电检测电路及其检测上电的实现方法
【专利摘要】本发明提供一种电源电压上电检测电路及其检测上电的实现方法，所述电源电压上电检测电路至少包括：电源电压检测电路，与所述电源电压检测电路连接的电压比较器电路，以及与所述电压比较器电路连接的电平转换电路。本发明的电源电压上电检测电路，避免了输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力；其阈值电压随温度的变化小，具有高精度、低温度系数的特点；其结构简单，功耗小，有效降低了现有电路的复杂度，减小了电路的功耗。本发明的电源电压上电检测电路检测上电的实现方法，方法简单，检测上电速度快，有效提高了检测效率，同时避免了在检测上电时，电源电压上电检测电路的阈值电压随温度变化大而导致的精度低的问题。
【专利说明】
电源电压上电检测电路及其检测上电的实现方法
技术领域
[0001 ]本发明涉及模拟集成电路技术领域，特别是涉及一种电源电压上电检测电路及其检测上电的实现方法。
【背景技术】
[0002]电源电压上电检测电路被广泛运用于集成电路系统之中，其主要功能是检测系统电源电压上电时是否已经高于一个阈值电压，并且为其他电路提供一个上电置位信号。当系统电源电压上升至阈值电压以前，此上电置位信号使得系统中其他电路处于一个固定的初始化状态，不会出现由于电源电压过低而导致的错误状态；当系统电源电压升至阈值电压以后，上电检测电路提供的上电置位信号状态发生改变，使得系统中其他电路可以开始正常工作。
[0003]请参考图1(a)-图1(c)所示为一传统的电源电压上电检测电路实现方式及其工作电压波形示意图。如图1(a)所示，其主要包括一个由电阻R、电容C组成的RC延迟电路和一个逻辑反相器。由其工作电压波形示意图1(b)可知，由于RC延迟电路的延迟作用，电源电压上电时逻辑反相器的输入端电压Vsl上升速度将会慢于电源电压VCC的上升速度，逻辑反相器的输出电压VPORl为VCC;经过延迟时间tdl后，逻辑反相器的输入电压Vsl高于其翻转阈值电压，反相器的输出电压VPORl从VCC跳变为O。该电源电压上电检测电路的主要缺点为，其输出电压状态变化时所对应的电源电压，即该电源电压上电检测电路的阈值电压，会因为电源电压VCC的上电速度而改变，精度较低。如图1 (c)所示，当电源电压VCC ’的上电速度慢于图1 (b)中电源电压VCC的上电速度时，此检测电路的输出电压VPORl，状态跳变时的延迟时间tdl’以及所对应的电源电压(即该电源电压上电检测电路的阈值电压)均与图1(b)有较大差别。
[0004]图2(a)和图2(b)所示为另一传统电源电压上电检测电路实现方式及其工作电压波形示意图。如图2(a)所示，其主要由电源电压分压电路、带隙基准电压产生电路以及一个电压比较器构成。其工作原理如图2(b)所示，当电源电压VCC上升时，带隙基准电压产生电路将产生一个稳定的参考电压Vref;同时，由电阻Rl、R2构成的电源电压分压电路将产生一个与电源电压成比例的电压￥82，￥82 = ￥0>1?2/(1?1+1?2)。电压比较器将比较￥82与参考电压Vref的大小，当Vs2低于参考电压Vref时，电压比较器的输出电压VP0R2为电源电压VCC;当电源电压VCC上升至一定值，从而使得Vs2高于参考电压Vref时，电压比较器的输出电压VP0R2将跳变为O。因此，该电源电压上电检测电路的阈值电压为Vref * (R1+R2) /R2。该电源电压上电检测电路的基准电压Vref由带隙基准电压产生电路产生，因此该电源电压上电检测电路的阈值电压非常精准。但是其结构比较复杂，带隙基准电压产生电路以及电压比较器会消耗较大的功耗，应用范围受到很大限制。
[0005]因此，如何设计电源电压上电检测电路，使其阈值电压的精度提高、电路的复杂度降低、电路的功耗更小，是亟待解决的问题。
【发明内容】
[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电源电压上电检测电路及其检测上电的实现方法，用于解决现有技术中的电源电压上电检测电路的阈值电压精度低或者电路结构复杂，功耗大，应用范围受限的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种电源电压上电检测电路，所述电源电压上电检测电路至少包括:
[0008]电源电压检测电路，用于检测电源电压的大小，并提供与所述电源电压的大小正相关的第一电压和第二电压；
[0009]电压比较器电路，与所述电源电压检测电路连接，其主要包括NMOS晶体管输入对和与所述NMOS晶体管输入对连接的电流镜像电路;其中，所述电压比较器电路用于检测所述第一电压和所述第二电压的值，并通过所述NMOS晶体管输入对将所述第一电压和所述第二电压转换为第一电流和第二电流，然后通过所述电流镜像电路将所述第一电流镜像后与所述第二电流进行比较，并根据比较结果输出电压；
[0010]电平转换电路，与所述电压比较器电路连接，其主要包括电压放大器、与所述电压放大器连接的施密特触发器和与所述施密特触发器连接的逻辑反相器;其中，所述电平转换电路用于通过所述电压放大器将所述电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过所述施密特触发器将所述电压放大器的输出电压进行反相，以产生输出反相电平，然后通过所述逻辑反相器将所述施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为所述电源电压上电检测电路的输出信号。
[0011]优选地，所述电源电压检测电路至少包括:第一电阻，第二电阻以及分压NMOS晶体管;所述第一电阻的一端与所述电源电压相连，所述第一电阻的另一端与所述第二电阻的一端相连，所述第二电阻的另一端与所述分压NMOS晶体管的栅极和漏极相连，所述分压NMOS晶体管的源极接地;其中，所述电源电压检测电路将所述第一电阻和所述第二电阻的连接节点作为其第一电压输出端，以提供所述第一电压，同时将所述第二电阻和所述分压NMOS晶体管的漏极的连接节点作为其第二电压输出端，以提供所述第二电压。
[0012]优选地，所述NMOS晶体管输入对至少包括:第一匪OS晶体管和第二NMOS晶体管，所述电流镜像电路至少包括:第一 PMOS晶体管和第二 PMOS晶体管;所述第一 NMOS晶体管的栅极与所述电源电压检测电路的第一电压输出端相连，所述第一 NMOS晶体管的漏极与所述第一 PMOS晶体管的栅极和漏极以及第二 PMOS晶体管的栅极相连，所述第一 NMOS晶体管的源极接地，所述第二 NMOS晶体管的栅极与所述电源电压检测电路的第二电压输出端相连，所述第二匪OS晶体管的漏极与所述第二 PMOS晶体管的漏极相连，所述第一 PMOS晶体管的源极和所述第二PMOS晶体管的源极均与所述电源电压相连;其中，所述电压比较器电路将所述第二NMOS晶体管的漏极和所述第二PMOS晶体管的漏极的连接节点作为其电压输出端，以根据比较结果输出电压；所述电压比较器电路通过所述第一匪OS晶体管和所述第二 NMOS晶体管，分别对所述电源电压检测电路提供的所述第一电压和所述第二电压进行转换，以得到流过所述第一 NMOS晶体管的第一电流和流过所述第二 NMOS晶体管的第二电流。
[0013]优选地，所述电压放大器至少包括:第三PMOS晶体管和第三电阻;所述第三PMOS晶体管的源极与所述电源电压相连，所述第三PMOS晶体管的栅极与所述电压比较器电路的电压输出端相连，所述第三PMOS晶体管的漏极与所述第三电阻的一端相连，所述第三电阻的另一端接地;其中，所述电压放大器将所述第三PMOS晶体管的漏极和所述第三电阻的连接节点作为其电压输出端，以输出接近于逻辑高电平或逻辑低电平的输出电压;所述施密特触发器的输入端与所述电压放大器的电压输出端相连，所述施密特触发器的输出端与所述逻辑反相器的输入端相连;其中，所述电源电压上电检测电路将所述逻辑反相器的输出端作为其电压输出端，以输出电压信号。
[0014]优选地，所述第一NMOS晶体管的宽长比为所述分压NMOS晶体管的宽长比的I /M倍，所述第二匪OS晶体管的宽长比为所述第一匪OS晶体管的宽长比的N倍，所述第一 PMOS晶体管的宽长比为所述第二 PMOS晶体管的宽长比的K倍，所述第三PMOS晶体管的宽长比为所述第二 PMO S晶体管的宽长比的Q倍;其中，M、N、K、Q均为大于I的自然数。
[0015]优选地，在所述电源电压等于所述电源电压上电检测电路的阈值电压时，所述分压WOS晶体管工作在亚阈值区，流过所述分压匪OS晶体管的电流为亚阈电流，且满足如下公式:
[0016]IDno= (Vccjth-Vb)/(R1+R2) = (Va-Vb)/R2^ (W/L)N0*exp(VGSN0/X*VT)；
[0017]其中，IDno为流过所述分压匪OS晶体管的电流，Vcc,th为所述电源电压上电检测电路的阈值电压,R1为第一电阻，R2为第二电阻，Va为所述第一电压，Vb为所述第二电压，(W/L)Nq为所述分压匪OS晶体管的宽长比，VGSno为所述分压NMOS晶体管的栅极和源极之间的电压差，其值等于Vb的值，ζ为非线性因子，其值大于1，VT为热力学电势，其中，VT = kT/q，T为热力学温度，k为常数，q为电子电量。
[0018]优选地，在所述电源电压等于所述电源电压上电检测电路的阈值电压时，所述第一NMOS晶体管和所述第二NMOS晶体管均工作在亚阈值区，第一PMOS晶体管和第二PMOS晶体管是否工作在亚阈值区?所述第一电流和所述第二电流均为亚阈电流，且满足如下公式:
[0019]IDni = IDpi = K*IDp2=K*IDn2;
[0020]Vc = VDpi;
[0021]Vcc ’ th = VGSno+ (R1+R2) * ( Va-Vb ) /R2 = VGSno+ (R1+R2) *ζ*ντ* (1ηΚ*Ν) /R2 ；
[0022]其中，IDn1为第一电流，IDn2为第二电流，IDp1S流过所述第一PMOS晶体管的电流，IDP:*流过所述第二 PMOS晶体管的电流，Vc为所述电压比较器电路的输出电压，VDp1为所述第一PMOS晶体管的漏极电压;其中，VGSnq为负温度系数电压，为正温度系数电压，V。。,th适于通过调节的值使其在常温时为零温度系数电压。
[0023]优选地，在所述电源电压等于所述电源电压上电检测电路的阈值电压时，还满足如下公式:
[0024]IDp3 = IR3 = Q^IDp2 ；
[0025]Vd= l/2*Vcc,th；
[0026]其中，IDp3为流过第三PMOS晶体管的电流，IR3为流过第三电阻的电流，Vd为所述电压放大器的输出电压。
[0027]优选地，在所述电源电压高于所述电源电压上电检测电路的阈值电压时，还满足如下公式:
[0028]IDni = IDpi>K*IDp2=K*IDn2;
[0029]Vc>VDpi ；
[0030]IDp3 = IR3<Q*IDp2；
[0031 ] Vd—;
[0032]其中，IDn1为第一电流，IDn2为第二电流，IDp1S流过所述第一PMOS晶体管的电流，IDP:*流过所述第二 PMOS晶体管的电流，Vc为所述电压比较器电路的输出电压，VDp1为所述第一PMOS晶体管的漏极电压，IDp3为流过第三PMOS晶体管的电流，IR3为流过第三电阻的电流，Vd为所述电压放大器的输出电压。
[0033]优选地，在所述电源电压低于所述电源电压上电检测电路的阈值电压时，还满足如下公式:
[0034]idn1 = IDpi〈K*IDp2=K*IDn2;
[0035]Vc<VDpi；
[0036]IDp3 = IR3>Q*IDp2;
[0037 ] Vd~^cc ；
[0038]其中，IDn1为第一电流，IDn2为第二电流，IDp1S流过所述第一PMOS晶体管的电流，IDP:*流过所述第二 PMOS晶体管的电流，Vc为所述电压比较器电路的输出电压，VDp1为所述第一PMOS晶体管的漏极电压，IDp3为流过第三PMOS晶体管的电流，IR3为流过第三电阻的电流，Vd为所述电压放大器的输出电压，Vcc为所述电源电压。
[0039]优选地，在所述施密特触发器的输出反相电平由高电平跳变到低电平时，其所对应的输入上升沿阈值电压大于所述电源电压的一半;在所述施密特触发器的输出反相电平由低电平跳变到高电平时，其所对应的输入下降沿阈值电压小于所述电源电压的一半。
[0040]本发明还提供一种如上所述的电源电压上电检测电路检测上电的实现方法，所述电源电压上电检测电路检测上电的实现方法至少包括:
[0041 ]电源电压检测电路检测电源电压的大小，并提供与所述电源电压的大小正相关的第一电压和第二电压；
[0042]电压比较器电路检测所述第一电压和所述第二电压的值，并通过NMOS晶体管输入对将所述第一电压和所述第二电压转换为第一电流和第二电流，然后通过电流镜像电路将所述第一电流镜像后与所述第二电流进行比较，并根据比较结果输出电压；
[0043]电平转换电路通过电压放大器将所述电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过施密特触发器将所述电压放大器的输出电压进行反相，以产生输出反相电平，然后通过逻辑反相器将所述施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为所述电源电压上电检测电路的输出信号。
[0044]如上所述，本发明的电源电压上电检测电路及其检测上电的实现方法，具有以下有益效果:
[0045]本发明的电源电压上电检测电路，通过检测电源电压并将其分压形成两个与电源电压的大小正相关的电压，然后将这两个电压转换为适于相互比较的电流后进行比较，并将比较结果进行两次反相，以避免输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力。另外，本发明的电源电压上电检测电路，通过在电源电压等于电源电压上电检测电路的阈值电压时，使MOS晶体管工作在亚阈值区，从而利用MOS晶体管的亚阈值工作特性得到翻转阈值电压，相比于传统实现方法，本发明的电源电压上电检测电路的阈值电压随温度的变化小，具有高精度、低温度系数的特点。另外，本发明的电源电压上电检测电路，其结构简单，功耗小，有效降低了现有电路的复杂度，减小了电路的功耗。
[0046]本发明的电源电压上电检测电路检测上电的实现方法，通过电源电压检测电路检测电源电压并将其分压形成两个与电源电压的大小正相关的电压，然后通过电压比较器电路将这两个电压转换为适于相互比较的电流后进行比较，并将比较结果通过电平转换电路进行两次反相，以避免输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力。另外，本发明的电源电压上电检测电路检测上电的实现方法，方法简单，检测上电速度快，有效提高了检测效率，同时避免了在检测上电时，电源电压上电检测电路的阈值电压随温度变化大而导致的精度低的问题。
【附图说明】
[0047]图1(a)显示为本发明现有技术中一种电源电压上电检测电路的示意图。
[0048]图1(b)和图1(c)显示为图1(a)中的电源电压上电检测电路的工作电压波形示意图。
[0049]图2(a)显示为本发明现有技术中另一种电源电压上电检测电路的示意图。
[0050]图2(b)显示为图2(a)中的电源电压上电检测电路的工作电压波形示意图。
[0051]图3显示为本发明第一实施方式的电源电压上电检测电路的示意图。
[0052]图4显示为本发明第一实施方式中示例性的电源电压上电检测电路的阈值电压随温度变化的仿真结果示意图。
[0053]图5显示为本发明第二实施方式的电源电压上电检测电路检测上电的实现方法的流程示意图。
[0054]元件标号说明
[0055]310 电源电压检测电路
[0056]320 电压比较器电路
[0057]321电流镜像电路
[0058]322 NMOS晶体管输入对
[0059]330 电平转换电路
[0060]331 电压放大器[0061 ]332 施密特触发器
[0062]333 逻辑反相器
[0063]SI ?S3 步骤
【具体实施方式】
[0064]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0065]请参阅图3和图4，本发明第一实施方式涉及一种电源电压上电检测电路。需要说明的是，本实施方式中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0066]如图3所示，本实施方式的电源电压上电检测电路至少包括:电源电压检测电路310，与电源电压检测电路310连接的电压比较器电路320，以及与电压比较器电路320连接的电平转换电路330。
[0067]对于电源电压检测电路310，其用于检测电源电压VCC的大小，并提供与电源电压VCC的大小正相关的第一电压Va和第二电压Vb。
[0068]具体地说，电源电压检测电路310至少包括:第一电阻仏，第二电阻他以及分压NMOS晶体管MNO。第一电阻Ri的一端与电源电压VCC相连，第一电阻Ri的另一端与第二电阻R2的一端相连，第二电阻R2的另一端与分压匪OS晶体管MNO的栅极和漏极相连，分压NMOS晶体管丽O的源极接地GND。其中，电源电压检测电路310将第一电阻R1和第二电阻R2的连接节点作为其第一电压输出端，以提供第一电压Va，同时将第二电阻1?2和分压匪OS晶体管MNO的漏极的连接节点作为其第二电压输出端，以提供第二电压Vb。
[0069]在本实施方式中，需要对分压NMOS晶体管MNO的宽长比(W/L)NQ进行设置，使其具有较大的宽长比(W/L)NQ，能够满足在电源电压VCC等于本实施方式的电源电压上电检测电路的阈值电压Vcc,th时，分压WOS晶体管丽O能够工作在亚阈值区。当分压NMOS晶体管丽O工作在亚阈值区时，流过分压NMOS晶体管MNO的电流(S卩分压NMOS晶体管MNO的漏极电流)为亚阈电流，且满足如下公式:
[0070]IDno= (Vccjth-Vb)/(R1+R2) = (Va-Vb)/R2^ (W/L)No*exp(VGSNo/X*VT)；
[0071 ]其中，IDno为流过分压匪OS晶体管的电流，Vcc, th为电源电压上电检测电路的阈值电压，Ri为第一电阻，R2为第二电阻，Va为第一电压，Vb为第二电压，(W/L)nq为分压NMOS晶体管的宽长比，VGSno为分压匪OS晶体管的栅极和源极之间的电压差，其值等于Vb的值，ζ为非线性因子，其值大于1，VT为热力学电势，其中，VT = kT/q，T为热力学温度，k为常数，q为电子电量。
[0072]在本实施方式中，第一电阻R1、第二电阻1?2的取值决定了电路功耗的大小，其取值越大，电路功耗越小，占用的面积越大。
[0073]对于电压比较器电路320，其主要包括匪OS晶体管输入对322和与NMOS晶体管输入对322连接的电流镜像电路321。其中，电压比较器电路320用于检测第一电压Va和第二电压Vb的值，并通过NMOS晶体管输入对322将第一电压Va和第二电压Vb转换为第一电流IDn1和第二电流IDN2，然后通过电流镜像电路321将第一电流IDn1镜像后与第二电流IDn2进行比较，并根据比较结果输出电压。在本实施方式中，该比较结果决定电压比较器电路320的输出电压Vc的尚低。
[0074]具体地说，匪OS晶体管输入对322至少包括:第一匪OS晶体管MNl和第二匪OS晶体管丽2，电流镜像电路321至少包括:第一 PMOS晶体管MPl和第二 PMOS晶体管MP2。第一 NMOS晶体管MNl的栅极与电源电压检测电路的第一电压输出端相连，第一 NMOS晶体管MNl的漏极与第一 PMOS晶体管MPl的栅极和漏极以及第二 PMOS晶体管MP2的栅极相连，第一匪OS晶体管丽I的源极接地GND，第二匪OS晶体管MN2的栅极与电源电压检测电路的第二电压输出端相连，第二 NMOS晶体管丽2的漏极与第二 PMOS晶体管MP2的漏极相连，第一 PMOS晶体管MPl的源极和第二PMOS晶体管MP2的源极均与电源电压VCC相连。其中，电压比较器电路320将第二NMOS晶体管丽2的漏极和第二PMOS晶体管MP2的漏极的连接节点作为其电压输出端，以根据比较结果输出电压；电压比较器电路320通过第一NMOS晶体管丽I和第二NMOS晶体管丽2，分别对电源电压检测电路310提供的第一电压Va和第二电压Vb进行转换，以得到流过第一 NMOS晶体管MNl的第一电流IDN1(即第一 NMOS晶体管MNl的漏极电流)和流过第二 NMOS晶体管MN2的第二电流ID N2 (即第二 NMO S晶体管丽2的漏极电流)。
[0075]对于电平转换电路330，其主要包括电压放大器331、与电压放大器331连接的施密特触发器332和与施密特触发器332连接的逻辑反相器333。其中，电平转换电路330用于通过电压放大器331将电压比较器电路的输出电压Vdi行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压Vd，然后通过施密特触发器332将电压放大器331的输出电压Vd进行反相，以产生输出反相电平Ve，然后通过逻辑反相器333将施密特触发器332的输出反相电平Ve进行反相，以产生逻辑电平VQ，作为本实施方式电源电压上电检测电路的输出信号，从而为集成电路系统中的其他电路提供上电置位信号。
[0076]具体地说，电压放大器331至少包括:第三PMOS晶体管MP3和第三电阻R3 ；第三PMOS晶体管MP3的源极与电源电压VCC相连，第三PMOS晶体管MP3的栅极与电压比较器电路320的电压输出端相连，第三PMOS晶体管MP3的漏极与第三电阻R3的一端相连，第三电阻R3的另一端接地GND。其中，电压放大器331将第三PMOS晶体管MP3的漏极和第三电阻R3的连接节点作为其电压输出端，以输出接近于逻辑高电平或逻辑低电平的输出电压Vd;施密特触发器332的输入端与电压放大器331的电压输出端相连，施密特触发器332的输出端与逻辑反相器333的输入端相连。其中，本实施方式的电源电压上电检测电路将逻辑反相器333的输出端作为其电压输出端，以输出电压信号，作为集成电路系统中的其他电路的上电置位信号。[0077 ]值得一提的是，施密特触发器332产生电压放大器331的输出电压Vd的输出反相电平Ve，可以有效避免电源电压VCC上的噪声导致的电源电压上电检测电路的输出电压来回翻转和抖动的现象。施密特触发器332的输出电压Ve由高电平跳变到低电平时所对应的输入上升沿阈值电压Vsch,thr大于电源电压VCC的一半，其输出电压Ve由低电平跳变到高电平时所对应的输入下降沿阈值电压Vsc^thf小于电源电压VCC的一半，因此，当电源电压VCC由于噪声的干扰在本实施方式的电源电压上电检测电路的阈值电压V。。,th附近抖动时，电平转换电路330的输出电压Vo也会在电源电压VCC—半的值附近抖动，但施密特触发器332的输出电压Ve不会出现抖动。而逻辑反相器333将施密特触发器332的输出反相电平Ve反相后产生的逻辑电平Vo，在电源电压VCC高于或低于本实施方式的电源电压上电检测电路的阈值电压V。。,*时，具有较快的下降沿或上升沿，能够提高本实施方式的电源电压上电检测电路输出信号的驱动能力。
[0078]另外，在本实施方式中，第一匪OS晶体管MNl的宽长比(W/L)N1S分压匪OS晶体管丽O的宽长比(W/L)NQ的1/M倍，第二匪OS晶体管丽2的宽长比(W/L)N2为第一匪OS晶体管丽I的宽长比(W/L)Nj^]N倍，第一 PMOS晶体管MPl的宽长比(W/L)P1为第二 PMOS晶体管MP2的宽长比(W/L)P:^K倍，第三PMOS晶体管MP3的宽长比(W/L)P3为第二 PMOS晶体管MP2的宽长比(W/L)Pd^Q倍;其中，M、N、K、Q均为大于I的自然数。
[0079]在本实施方式中，在电源电压VCC等于本实施方式的电源电压上电检测电路的阈值电压Vcc,th时，电压比较器电路320使得第一N型MOS晶体管与第二N型MOS晶体管丽2同样工作在亚阈值区，因此流过第一NMOS晶体管MN1的第一电流IDn1和流过第二NMOS晶体管MN2的第二电流IDn2均为亚阈电流，从而使得流过第一 NMOS晶体管MN1的第一电流IDn1等于流过第一 PMOS晶体管MP1的电流IDp1，流过第二匪OS晶体管MN2的第二电流IDn2等于流过第二PMOS晶体管MP2的电流IDp2，流过第一 PMOS晶体管MP1的电流等于流过第二 PMOS晶体管MP2的电流IDp2的K倍，S卩IDN1 = IDP1 = K*IDP2 = K*IDN2;电压比较器电路320的输出电压Vc与第一PMOS晶体管MP1的漏极电压VDp1相等，即Vc = VDpi。且本实施方式的电源电压上电检测电路的阈值电压V。。, th还满足以下关系:
[0080 ] Vcc ’ th = VGSno+ (R1+R2) * ( Va-Vb ) /R2 = VGSno+ (R1+R2) *ζ*ντ* (1ηΚ*Ν) /R2[0081 ] 其中，VGSno为负温度系数电压，为正温度系数电压，本实施方式的电源电压上电检测电路的阈值电压V。。, th适于通过调节R1、R2、K、N的值，使其在常温时为零温度系数电压。
[0082 ]另外，在本实施方式中，在电源电压VCC高于本实施方式的电源电压上电检测电路的阈值电压Vcc,th时，还满足如下公式:IDN1 = IDP1>K*IDP2 = K*IDN2，电压比较器电路320的输出电压Vc高于第一 PMOS晶体管10^的漏极电压VDp1，即Vc>VDP1。
[0083]反之，在电源电压VCC低于本实施方式的电源电压上电检测电路的阈值电压V。。,th时，还满足如下公式:IDN1 = IDP1〈K*IDP2 = K*IDN2，电压比较器电路320的输出电压Vc低于第一 PMOS晶体管1^的漏极电压VDp1，即Vc〈VDP1。
[0084]在本实施方式中，在电源电压VCC等于本实施方式的电源电压上电检测电路的阈值电压Vcc, th时，流过第三PMOS晶体管MP3的电流IDp3等于流过第三电阻R3的电流，也等于流过第二PMOS晶体管MP2的电流的Q倍，即IDp3 = IR3 = Q*IDp2，电压放大器331的输出电压Vd等于电源电压Vc^th的一半，即Vd= l/2*Vc^th。而在电源电压VCC高于本实施方式的电源电压上电检测电路的阈值电压Vcc’ th时，流过第三PMOS晶体管MP3的电流等于流过第三电阻R3的电流，但小于流过第二PMOS晶体管MP2的电流的Q倍，即IDp3 = IR3〈Q*IDP2，电压放大器331的输出电压Vd接近于0，即Vd—Ο。反之，在电源电压VCC低于本实施方式的电源电压上电检测电路的阈值电压Vcc ’ th时，流过第三PMOS晶体管MP3的电流等于流过第三电阻R3的电流，但大于第二PMOS晶体管MP2的电流的Q倍，即IDp3 = IR3>Q*IDP2，电压放大器331的输出电压Vd接近于电源电压VCC即VD—Vcc。
[0085]如图4所示为本实施方式的电源电压上电检测电路在一种示例性的典型取值M=N=8、K = I时，其阈值电压V。。, th随温度变化的仿真结果示意图。由图4可知，电源电压上电检测电路的阈值电压Vc^th在常温25°C附近温度系数为0，在-40°C至125°C温度范围内，其阈值电压V。。,th的变化小于5mV，并且其消耗的总电流小于luA。由此可见，本实施方式的电源电压上电检测电路的阈值电压随温度的变化小，且具有高精度、低温度系数的特点。
[0086]因此，本实施方式的电源电压上电检测电路，通过检测电源电压并将其分压形成两个与电源电压的大小正相关的电压，然后将这两个电压转换为适于相互比较的电流后进行比较，并将比较结果进行两次反相，以避免输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力。另外，本实施方式的电源电压上电检测电路，通过在电源电压等于电源电压上电检测电路的阈值电压时，使MOS晶体管工作在亚阈值区，从而利用MOS晶体管的亚阈值工作特性得到翻转阈值电压，相比于传统实现方法，本实施方式的电源电压上电检测电路的阈值电压随温度的变化小，具有高精度、低温度系数的特点。另外，本实施方式的电源电压上电检测电路，其结构简单，功耗小，有效降低了现有电路的复杂度，减小了电路的功耗。
[0087]请参阅图5，本发明第二实施方式提供一种电源电压上电检测电路检测上电的实现方法，本实施方式中所涉及的电源电压上电检测电路的具体结构和特性在本发明的第一实施方式中已经进行了详细描述，在此不再赘述。
[0088]本实施方式的电源电压上电检测电路检测上电的实现方法至少包括:
[0089]步骤SI，电源电压检测电路检测电源电压的大小，并提供与电源电压的大小正相关的第一电压和第二电压。
[0090]步骤S2，电压比较器电路检测第一电压和第二电压的值，并通过NMOS晶体管输入对将第一电压和第二电压转换为第一电流和第二电流，然后通过电流镜像电路将第一电流镜像后与第二电流进行比较，并根据比较结果输出电压。
[0091]步骤S3，电平转换电路通过电压放大器将电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过施密特触发器将电压放大器的输出电压进行反相，以产生输出反相电平，然后通过逻辑反相器将施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为电源电压上电检测电路的输出信号。
[0092 ] 本实施方式的电源电压上电检测电路检测上电的实现方法，通过电源电压检测电路检测电源电压并将其分压形成两个与电源电压的大小正相关的电压，然后通过电压比较器电路将这两个电压转换为适于相互比较的电流后进行比较，并将比较结果通过电平转换电路进行两次反相，以避免输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力。另外，本实施方式的电源电压上电检测电路检测上电的实现方法，方法简单，检测上电速度快，有效提高了检测效率，同时避免了在检测上电时，电源电压上电检测电路的阈值电压随温度变化大而导致的精度低的问题。
[0093]综上所述，本发明的电源电压上电检测电路及其检测上电的实现方法，具有以下有益效果:
[0094]本发明的电源电压上电检测电路，通过检测电源电压并将其分压形成两个与电源电压的大小正相关的电压，然后将这两个电压转换为适于相互比较的电流后进行比较，并将比较结果进行两次反相，以避免输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力。另外，本发明的电源电压上电检测电路，通过在电源电压等于电源电压上电检测电路的阈值电压时，使MOS晶体管工作在亚阈值区，从而利用MOS晶体管的亚阈值工作特性得到翻转阈值电压，相比于传统实现方法，本发明的电源电压上电检测电路的阈值电压随温度的变化小，具有高精度、低温度系数的特点。另外，本发明的电源电压上电检测电路，其结构简单，功耗小，有效降低了现有电路的复杂度，减小了电路的功耗。
[0095]本发明的电源电压上电检测电路检测上电的实现方法，通过电源电压检测电路检测电源电压并将其分压形成两个与电源电压的大小正相关的电压，然后通过电压比较器电路将这两个电压转换为适于相互比较的电流后进行比较，并将比较结果通过电平转换电路进行两次反相，以避免输出电压出现的抖动和翻转现象，同时有效地提高了电路输出电压的驱动能力。另外，本发明的电源电压上电检测电路检测上电的实现方法，方法简单，检测上电速度快，有效提高了检测效率，同时避免了在检测上电时，电源电压上电检测电路的阈值电压随温度变化大而导致的精度低的问题。
[0096]所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0097]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种电源电压上电检测电路，其特征在于，所述电源电压上电检测电路至少包括: 电源电压检测电路，用于检测电源电压的大小，并提供与所述电源电压的大小正相关的第一电压和第二电压； 电压比较器电路，与所述电源电压检测电路连接，其主要包括NMOS晶体管输入对和与所述匪OS晶体管输入对连接的电流镜像电路;其中，所述电压比较器电路用于检测所述第一电压和所述第二电压的值，并通过所述NMOS晶体管输入对将所述第一电压和所述第二电压转换为第一电流和第二电流，然后通过所述电流镜像电路将所述第一电流镜像后与所述第二电流进行比较，并根据比较结果输出电压； 电平转换电路，与所述电压比较器电路连接，其主要包括电压放大器、与所述电压放大器连接的施密特触发器和与所述施密特触发器连接的逻辑反相器;其中，所述电平转换电路用于通过所述电压放大器将所述电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过所述施密特触发器将所述电压放大器的输出电压进行反相，以产生输出反相电平，然后通过所述逻辑反相器将所述施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为所述电源电压上电检测电路的输出信号。2.根据权利要求1所述的电源电压上电检测电路，其特征在于，所述电源电压检测电路至少包括:第一电阻，第二电阻以及分压NMOS晶体管;所述第一电阻的一端与所述电源电压相连，所述第一电阻的另一端与所述第二电阻的一端相连，所述第二电阻的另一端与所述分压NMOS晶体管的栅极和漏极相连，所述分压NMOS晶体管的源极接地;其中，所述电源电压检测电路将所述第一电阻和所述第二电阻的连接节点作为其第一电压输出端，以提供所述第一电压，同时将所述第二电阻和所述分压NMOS晶体管的漏极的连接节点作为其第二电压输出端，以提供所述第二电压。3.根据权利要求2所述的电源电压上电检测电路，其特征在于，所述NMOS晶体管输入对至少包括:第一 NMOS晶体管和第二匪OS晶体管，所述电流镜像电路至少包括:第一 PMOS晶体管和第二 PMOS晶体管;所述第一 NMOS晶体管的栅极与所述电源电压检测电路的第一电压输出端相连，所述第一 NMOS晶体管的漏极与所述第一 PMOS晶体管的栅极和漏极以及第二 PMOS晶体管的栅极相连，所述第一 NMOS晶体管的源极接地，所述第二 NMOS晶体管的栅极与所述电源电压检测电路的第二电压输出端相连，所述第二 NMOS晶体管的漏极与所述第二 PMOS晶体管的漏极相连，所述第一 PMOS晶体管的源极和所述第二 PMOS晶体管的源极均与所述电源电压相连;其中，所述电压比较器电路将所述第二NMOS晶体管的漏极和所述第二PMOS晶体管的漏极的连接节点作为其电压输出端，以根据比较结果输出电压;所述电压比较器电路通过所述第一 NMOS晶体管和所述第二 NMOS晶体管，分别对所述电源电压检测电路提供的所述第一电压和所述第二电压进行转换，以得到流过所述第一NMOS晶体管的第一电流和流过所述第二 NMOS晶体管的第二电流。4.根据权利要求3所述的电源电压上电检测电路，其特征在于，所述电压放大器至少包括:第三PMOS晶体管和第三电阻;所述第三PMOS晶体管的源极与所述电源电压相连，所述第三PMOS晶体管的栅极与所述电压比较器电路的电压输出端相连，所述第三PMOS晶体管的漏极与所述第三电阻的一端相连，所述第三电阻的另一端接地;其中，所述电压放大器将所述第三PMOS晶体管的漏极和所述第三电阻的连接节点作为其电压输出端，以输出接近于逻辑高电平或逻辑低电平的输出电压;所述施密特触发器的输入端与所述电压放大器的电压输出端相连，所述施密特触发器的输出端与所述逻辑反相器的输入端相连;其中，所述电源电压上电检测电路将所述逻辑反相器的输出端作为其电压输出端，以输出电压信号。5.根据权利要求4所述的电源电压上电检测电路，其特征在于，所述第一NMOS晶体管的宽长比为所述分压WOS晶体管的宽长比的1/M倍，所述第二 WOS晶体管的宽长比为所述第一匪OS晶体管的宽长比的N倍，所述第一 PMOS晶体管的宽长比为所述第二 PMOS晶体管的宽长比的K倍，所述第三PMOS晶体管的宽长比为所述第二 PMOS晶体管的宽长比的Q倍;其中，M、N、K、Q均为大于I的自然数。6.根据权利要求5所述的电源电压上电检测电路，其特征在于，在所述电源电压等于所述电源电压上电检测电路的阈值电压时，所述分压NMOS晶体管工作在亚阈值区，流过所述分压NMOS晶体管的电流为亚阈电流，且满足如下公式:IDno= (Vcc,th_VB)/(Ri+R2) = (Va-Vb)/R2^ (ff/L)No*exp(VGSNo/i*Vx)； 其中，IDno为流过所述分压NMOS晶体管的电流，V。。,th为所述电源电压上电检测电路的阈值电压,R1为第一电阻，R2为第二电阻，Va为所述第一电压，Vb为所述第二电压，(W/L)NQ为所述分压WOS晶体管的宽长比，VGSno为所述分压匪OS晶体管的栅极和源极之间的电压差，其值等于Vb的值，ζ为非线性因子，其值大于1，VT为热力学电势，其中，VT = kT/q，T为热力学温度，k为常数，q为电子电量。7.根据权利要求6所述的电源电压上电检测电路，其特征在于，在所述电源电压等于所述电源电压上电检测电路的阈值电压时，所述第一 NMOS晶体管和所述第二 NMOS晶体管均工作在亚阈值区，所述第一电流和所述第二电流均为亚阈电流，且满足如下公式:IDni= IDpi = K*IDp2 = K*IDn2;Vc = VDpi;Vcc ’ th=VGSno+ (R1+R2) * ( Va-Vb ) /R2 = VGSno+ (R1+R2) *ζ*ντ* (lnK*N) /R2 ； 其中，IDn1为第一电流，IDn2为第二电流，IDpA流过所述第一PMOS晶体管的电流，IDp2为流过所述第二 PMOS晶体管的电流，Vc为所述电压比较器电路的输出电压，VDp1为所述第一PMOS晶体管的漏极电压;其中，VGSnq为负温度系数电压，(Ri+ftiX^VT^anl^N)/!^为正温度系数电压，V。。,th适于通过调节的值使其在常温时为零温度系数电压。8.根据权利要求7所述的电源电压上电检测电路，其特征在于，在所述电源电压等于所述电源电压上电检测电路的阈值电压时，还满足如下公式:IDp3=IR3 = Q*IDp2;VD=l/2*Vcc,th； 其中，IDp3为流过第三PMOS晶体管的电流，IR3为流过第三电阻的电流，Vd为所述电压放大器的输出电压。9.根据权利要求5所述的电源电压上电检测电路，其特征在于，在所述电源电压高于所述电源电压上电检测电路的阈值电压时，还满足如下公式:IDni= IDpi>K*IDp2 = K*IDn2; Vc>VDpi ； IDp3=IR3〈Q*IDp2; Vd—0; 其中，IDn1为第一电流，IDn2为第二电流，IDpA流过所述第一PMOS晶体管的电流，IDp2为流过所述第二 PMOS晶体管的电流，Vc为所述电压比较器电路的输出电压，VDp1为所述第一PMOS晶体管的漏极电压，IDp3为流过第三PMOS晶体管的电流，IR3为流过第三电阻的电流，Vd为所述电压放大器的输出电压。10.根据权利要求5所述的电源电压上电检测电路，其特征在于，在所述电源电压低于所述电源电压上电检测电路的阈值电压时，还满足如下公式:IDni= IDpi〈K*IDp2 = K*IDn2; Vc<VDpi ； IDp3=IR3>Q*IDp2;Vd^Vcc ； 其中，IDn1为第一电流，IDn2为第二电流，IDpA流过所述第一PMOS晶体管的电流，IDp2为流过所述第二 PMOS晶体管的电流，Vc为所述电压比较器电路的输出电压，VDp1为所述第一PMOS晶体管的漏极电压，IDp3为流过第三PMOS晶体管的电流，IR3为流过第三电阻的电流，Vd为所述电压放大器的输出电压，Vcc为所述电源电压。11.根据权利要求1所述的电源电压上电检测电路，其特征在于，在所述施密特触发器的输出反相电平由高电平跳变到低电平时，其所对应的输入上升沿阈值电压大于所述电源电压的一半;在所述施密特触发器的输出反相电平由低电平跳变到高电平时，其所对应的输入下降沿阈值电压小于所述电源电压的一半。12.—种如权利要求1所述的电源电压上电检测电路检测上电的实现方法，其特征在于，所述电源电压上电检测电路检测上电的实现方法至少包括: 电源电压检测电路检测电源电压的大小，并提供与所述电源电压的大小正相关的第一电压和第二电压； 电压比较器电路检测所述第一电压和所述第二电压的值，并通过NMOS晶体管输入对将所述第一电压和所述第二电压转换为第一电流和第二电流，然后通过电流镜像电路将所述第一电流镜像后与所述第二电流进行比较，并根据比较结果输出电压； 电平转换电路通过电压放大器将所述电压比较器电路的输出电压进行放大，以产生接近于逻辑高电平或逻辑低电平的输出电压，然后通过施密特触发器将所述电压放大器的输出电压进行反相，以产生输出反相电平，然后通过逻辑反相器将所述施密特触发器的输出反相电平进行反相，以产生逻辑电平，作为所述电源电压上电检测电路的输出信号。
【文档编号】G05F3/26GK105892553SQ201610297935
【公开日】2016年8月24日
【申请日】2016年5月6日
【发明人】丁川, 蔡语昕, 陆珊珊, 黄志忠
【申请人】芯原微电子(上海)有限公司, 芯原微电子(北京)有限公司, 芯原微电子（成都）有限公司, 芯原股份有限公司